イベントレポート

銅配線の微細化に伴う最大の課題を解決する、ナノ秒パルスのレーザーアニール技術

ナノ秒パルスのレーザーを使ったアニール技術によって銅配線の性能を向上させた結果のまとめ。GLOBALFOUNDRIESがVLSIシンポジウムで発表した論文から引用した

 微細な銅配線の電気抵抗を大幅に下げるアニール(加熱処理)技術が、VLSIシンポジウムで発表された。パルス幅がナノ秒と短いレーザーで銅配線を急速に加熱し、急速に冷却することで、銅の結晶粒を大きく成長させる技術である。14nm世代のFinFETを使うCMOSロジックの多層金属配線で第1層銅配線(M1)に適用したところ、線抵抗率が35%も低下した。

 それだけではない。配線抵抗(R)と配線容量(C)の積が15%ほど低下した。言い換えると、信号伝送の立ち上がり時間が15%ほど短くなった。そしてエレクトロマイグレーション寿命(EM寿命)が伸びた。第ゼロ層ビア(V0)と第1層配線(M1)の接続部におけるEM寿命は27%伸び、第1層ビア(V1)と第1層配線(M1)の接続部におけるEM寿命は36%伸びた。さらに、隣接する第1層配線(M1)間の絶縁耐圧が10%ほど向上した。

 この画期的なレーザーアニール技術を開発したのは、シリコンファウンダリ大手のGLOBALFOUNDRIESである(講演番号T6-2)。適用した第1層銅配線のピッチは64nm。14nmのFinFETと11層の銅配線で構成されるCMOSプラットフォームに導入した。

ナノ秒レーザーの加熱処理で結晶粒の大きさが2.7倍に成長

 これらの性能向上は、短パルスレーザーによる急速加熱と急速冷却によってもたらされた。比較用の銅配線は、100℃の温度と60分の加熱時間でアニールしたものだ。アニール技術の違いが、銅配線の性能を大きく変化させている。

 比較用の銅配線とナノ秒レーザーでアニールした銅配線では、結晶粒の大きさが著しく異なっていた。比較用銅配線の結晶粒の寸法は、20nm~30nmに集中した。これに対し、ナノ秒レーザーアニール処理した銅配線の結晶粒の寸法は、60nm~80nmと大きくなった。中央値で比較すると、約2.7倍の大きさに成長した。

銅結晶粒の寸法の分布。赤色は比較用の銅配線。青色はナノ秒レーザーアニール処理をした銅配線。GLOBALFOUNDRIESがVLSIシンポジウムで発表した論文から引用した
結晶方位と位相、透過電子顕微鏡の観察像。左が比較用の銅配線。右がナノ秒レーザーアニールによる銅配線。レーザーアニールによって結晶粒が大きくなっていることが一見してわかる。GLOBALFOUNDRIESがVLSIシンポジウムで発表した論文から引用した

銅配線の微細化対応が大幅に進む可能性が上昇

 銅配線は従来、微細化による電気抵抗の上昇が大きく懸念されてきた。微細化の進行によって粒界(結晶粒と結晶粒の境界)による電子の散乱と、配線表面による電子の散乱がひどくなる。電子の移動度が低下し、抵抗率が上昇する。10nm世代や7nm世代などのCMOSロジックでは、このままだと微細ピッチの銅配線では抵抗が急激に増加すると予測されている。

 このためたとえば、結晶粒が大きくて粒界による散乱の少ないコバルトに配線材料を変更することが、真剣に検討されている(本コラムの既報:コバルト金属が引き起こす20年ぶりの配線大改革を参照)。

 ところが今回、GLOBALFOUNDRIESの研究開発チームは、14nm世代の微細な銅配線で結晶粒を3倍近くに大きくすることで、抵抗値を35%も低減できることを示した。現在の発表結果は64nmピッチの銅配線である。48nmピッチや40nmピッチなどのさらに微細な銅配線でも同様の効果が得られれば、銅配線の微細化限界は従来の予測よりも大幅に先延ばしになる。このような可能性が出てきた。言い換えると、コバルト配線の出番が遅れる可能性が上昇した。

銅配線に低誘電率絶縁膜をかぶせてからレーザーを照射

 ナノ秒パルスレーザーによるアニールの工程は、従来のアニール工程とはかなり違う。従来は平坦化の前にアニールを実施していた。今回のアニール技術では、平坦化を完了させ、銅配線の上に低誘電率の絶縁膜をかぶせる。その上から、レーザーを照射して銅配線を加熱する。加熱温度の制御性を高めるため、ミリ秒パルスのレーザービームとナノ秒パルスのレーザービームの2種類のレーザービーム(ダブルビーム)によって加熱と冷却のプロファイルをきめ細かに調整している。

銅配線の作成工程とナノ秒パルスレーザーによるアニールの工程。GLOBALFOUNDRIESがVLSIシンポジウムで発表した論文から引用した
銅配線の線抵抗値の比較(相対値)。左上の赤い四角が比較用の銅配線。中央の黒い四角と右の青い四角がナノ秒パルスレーザーによるアニール後の銅配線。グラフ中にあるTpeakはアニールのピーク温度、Tchuckは基板を扱う治具(チャック)の温度。GLOBALFOUNDRIESがVLSIシンポジウムで発表した論文から引用した
配線抵抗(R)と配線容量(C)の変化。縦軸は配線容量、横軸は配線抵抗の逆数(右方向が抵抗が小さい)。RC積で換算すると、ナノ秒パルスレーザーアニールによって15%の速度向上が見込める。GLOBALFOUNDRIESがVLSIシンポジウムで発表した論文から引用した

MOS FETや絶縁膜への悪影響はほとんどない

 レーザーアニールがMOS FETや絶縁膜などの特性に与える影響も、講演では述べていた。MOS FETのオン電流は、わずかに改善される。低誘電率絶縁膜は配線容量をわずかに上昇させているものの、基板温度(ウェハ温度)の条件変更などで容量の増加は抑えられるとする。隣接配線間の絶縁耐圧は1割ほど上昇し、むしろ特性が良くなっている。

 さらに微細な銅配線への適用が可能か、アニール処理のスループットはどの程度かなど、懸念材料は残るものの、将来性は十分にありそうだ。今後の発展をおおいに期待したい。