ニュース
AMD、新アーキテクチャ「Carrizo」の詳細アーキテクチャを発表
～28nmのまま高密度化でトランジスタ3割増。CPUコア電力は4割削減
（2015/2/24 09:45）
米AMDは23日(現地時間)、米国で開催されている半導体の国際会議「International Solid State Circuits Conference」(ISSCC)において、次期AシリーズAPUとなるコードネーム「Carrizo」のアーキテクチャ詳細を発表した。
近年、新しい製造プロセスから得られる電力関連のメリットは弱まってきており、性能と効率を向上させる新たな方法が求められている。そういった中、Carrizoのx86 CPUコア「Excavator」が採用するのは、現行の「Kaveri」と同じ28nmプロセスだが、新しい高密度設計ライブラリにより、KaveriのSteamrollerコアからダイ面積を23%削減。これにより、Kaveriより29%多い31億個のトランジスタを実装し、同社の高性能APUで初めてサウスブリッジを統合した。また、CPUコアは1クロック当たりの命令数も増やしている。
電力面でも新たな工夫を盛り込んだ。従来のプロセッサ設計では、ドループと呼ばれる電圧の一時的な低下に対応するため、プロセッサに常に適切な電圧を確保すべく、10～15%程度の余剰電圧を供給していた。この余剰電圧によって、その2乗に比例する電力(10%の過剰電圧は20%の無駄な電力に相当)が無駄に消費されていた。そこで、Carrizoではナノ秒単位でドループに対する平均電圧を比較し、CPU・GPUコア双方で周波数調整を行なうようにした。これにより、GPUは最大10%、CPUでは最大19%の電力削減を実現した。
また、新設計の「AVFS」(Adaptive Voltage and Frequency Scaling)技術を搭載。従来の温度・電力センサーに加え、独自の「シリコンスピードケイパビリティセンサー」と電圧センサーを導入し、シリコン特性に応じた調整を行なうことで、最大30%もの電力を削減する。加えて、28nmプロセスの最適化も盛り込まれており、Kaveriと比べて同じ周波数でGPUの電力を最大2割減らした。
これらの改善により、性能とバッテリ寿命は2桁向上するという。
このほか、Carrizoは、CPUとGPUでメモリ空間を共有する「heterogenous Uniform Memory Access」(hUMA)に対応し、世界で初めてHSA 1.0に準拠する。
