JEDEC、次世代DRAM「DDR5」の標準規格を公開

　メモリなど半導体の標準規格を策定する団体であるJEDECは14日(米国時間)、次世代DRAM「DDR5」の標準規格を公開した。

　DDR5では、バースト長をBL16に、メモリバンク数を32にそれぞれ倍増し、高速化してもチャネル効率を低下させることなく性能向上が図れる設計とした。加えて、2つの40bitサブチャネルを独立したかたちで同一モジュール上に搭載し、効率と信頼性を高めている。

　DFE(Decision Feedback Equalization:判定帰還型等化)などの新たな機能も備え、従来のDDR4と比べて2倍の帯域幅を実現し、製品化時点の転送速度はDDR4末期(3.2Gbps)の1.5倍にあたる4.8Gbpsとなるとしている。

　また、オールバンクリフレッシュ時のデバイスレイテンシを16Gbps改善するファイングレインリフレッシュや、ほかのバンクを使用しながら一部のバンクをリフレッシュできる同一バンクセルフリフレッシュ機能を用意。1.2Vから1.1Vに抑えられたVddにより電力効率が改善し、DIMM上に電圧レギュレータを配置することによる電圧耐性や歩留まりを向上させた。

　さらに、オンダイECC機能といったスケーリング機能の追加、MIPIアライアンスのI3Cバスを採用したシステム管理といった改善が盛り込まれている。