Samsung、3nmプロセスで独自のGAAFET構造「MBCFET」採用へ

　韓国Samsung Electronicsは15日、「Samsung Foundry Forum 2019 USA」にて、3nm Gate-All-Around(GAA)プロセス「3GAE」のプロセスデザインキット(PDK)バージョン0.1の公開を発表した。

　7nmプロセスと比較して、3GAEではチップ面積を最大45%削減でき、50%消費電力を削減または35%の性能向上の実現を謳う。GAAベースのプロセスノードは、モバイルやネットワーク、自動車、AI、IoTなどの次世代アプリケーションで採用される見込み。

　3GAEは、従来のGAAではなく同社が特許を取得したGAAのバリエーション「MBCFET(マルチブリッジチャンネルFET)」を採用しているのが特徴で、同社はすでにテストビークルデザインを終えており、今後は性能と電力効率向上を目指すとしている。

トランジスタ構造の変遷

構造

　従来のGAAはチャネルがナノワイヤ形状をしているため、チャネルが細く小さいために、より多くの電流を流すことが難しく、スタック数を増やすなどの工夫が必要とされていたが、MBCFETでは2次元ナノシートを並べるチャネル構造を採用しており、ゲートとチャネルの接触面積を増やし、電流の増大を実現しているという。

　同社では、MBCFETにより4nm未満への微細化が危惧されていた半導体業界に変革をもたらし、第4次産業革命の中核技術を提供するとアピールしている。

従来のGAAとMBCFET

　公開された同社のプロセスロードマップによれば、7nmから4nmまでの4つのFinFETプロセスを極端紫外線(EUV)露光技術で製造し、その後、同じくEUVを利用して3nm GAA、MBCFETの製造を行なうとされている。

　同社は2019年後半には6nmプロセスデバイスの量産を開始し、同時期に4nmプロセスの開発も完了する。2019年4月に開発された5nm FinFETプロセスの製品設計も2019年下半期に完了し、2020年上半期に量産を開始する予定。また28FDS、18FDS、容量1GbのeMRAMの開発も2019年中に完了予定としている。