後藤弘茂のWeekly海外ニュース

Atomより小さい、AMDのZacate/Ontarioのコンパクト設計



●AMDがZacate/Ontarioの鮮明なダイレイアウトを公開

 AMDは、来年(2011年)前半に市場に登場する新CPU「Zacate(ザカーテ)/Ontario(オンタリオ)」のベールを次々に剥いでいる。Zacate/Ontarioは、低消費電力のフュージョンプロセッサ「APU(Accelerated Processing Unit)」で、IntelのAtomと部分的にオーバーラップする市場に登場する。Zacate/OntarioはTSMCの40nmバルクプロセスで製造。CPUコアは、新設計の「Bobcat(ボブキャット)」アーキテクチャベースとなる。

 AMDは米国時間11月9日に開催したカンファレンス「2010 Financial Analyst Day」で、Zacate/Ontarioのダイレイアウトを公開した。AMDが従来公開していたダイ写真では、正確なダイレイアウトが不明だった。しかし、今回の発表で、CPUコアのサイズや位置など詳細が明らかになった。

 その結果、Zacate/Ontarioについて、新たな事実が判明した。まず、BobcatのCPUコアは、32nm版K10 CPUコアの約半分のサイズで、45nm版のAtomコア(Bonnellアーキテクチャコア)よりさらに小さいこと。そのため、GPUコアのサイズが相対的に大きいこと。DRAMインターフェイスは64-bit幅で1チャネル分であり、その他、PCI Expressを8レーンほど備えていること。おそらく、アナログビデオ出力をオンチップで備えていることなどだ。

 こうしたZacate/Ontarioの特徴は、なぜAMDがこのチップをTSMCで製造したかを明瞭に物語っている。簡単に言えば、Zacate/Ontarioは、AMDのローエンドGPUに、小さなBobcatコアを2個くっつけたシロモノだ。その流れからすれば、AMD GPUを製造するTSMCで製造するのは自然だ。

●Radeon HD 5450(Ceder)と同レベルのGPUコアサイズ

 下の写真は、AMDが従来公開していたZacate/Ontarioのダイ写真。その隣のスライドが、今回明らかにされたZacate/Ontarioのダイレイアウト写真だ。そして、パッケージ写真は、今年(2010年)9月にAMDが公開したZacate/Ontarioの実チップのものだ。

従来公開されていたZacate/Ontarioのダイ今回明らかにされたZacate/OntarioのダイAMDが公開したZacate/Ontarioの実チップ
AMDのプラットフォーム戦略

 まず、実チップの写真からZacate/OntarioのBGAパッケージ「FT1(Fusion Tiny Package 1)」が19mm角であることがわかる。そこから、ダイサイズは、横が約8.1mm強、縦が約9.2mm強であることも見て取れる。計算上のダイサイズは約75平方mmで、これはAnalyst DayでRick Bergman氏(Senior Vice President and General Manager, AMD)が公表した数字ともマッチする。

 ダイ写真はどちらもパースがついてしまっているが、ダイのサイズと形状がわかっているため補正が可能だ。スライドを見ると、どちらが長い辺に当たるかが推定できる。それに合わせて、ダイ写真を補正し、さらにレイアウトのわかる方のダイ写真も合致するように補正してみる。すると、ダイの全体像が下の図のように見えてくる。

パース補正後のダイブロックダイアグラム
PDF版はこちら

 まず、ダイの上の部分は、8月のチップカンファレンス「Hot Chips」で公開されたCPUコアのレイアウト図と合致するため、Bobcat CPUコアであることがわかる。2個のCPUコアがぴったりと並んでいる。

 ダイの一番下にはDRAMインターフェイスが配置されている。あとで対照するが、DRAMインターフェイスの部分は、IntelのPineview(パインビュー)とほぼ同じサイズだ。その長さから、Zacate/OntarioのDRAMインターフェイスが1チャネル64-bit幅であることがわかる。

 また、ダイの右にはPCI Expressと見られるI/Oブロックがある。ただし、通常のx16分のレーンの半分ほどのサイズしかない。そのため、PCI Expressは8レーンであることが推定できる。その他の部分は、大半がGPUコアのブロックと見られる。

 全体のダイサイズは75平方mmと小さく、そのうちCPUコアが占めている部分は17平方mmほど。つまり、CPUコア以外の部分は58平方mmほどになる。これはAMDの40nmプロセスのローエンドディスクリートGPU「Radeon HD 5450(Ceder)」のダイサイズ59平方mmとほぼ一致する。もちろん、完全に同じではないだろうが、似たような構成であることが推測できる。

●ダイサイズが大きく異なるLlanoとZacate/Ontario

 Zacate/Ontarioのダイを、同じ来年(2011年)のCPUである「Llano(ラノ)」と比較すると、ダイの小ささがよくわかる。220平方mm以上と推測されるLlanoに対して、Zacate/Ontarioはわずか3分の1のサイズ。より低コストで、トランジスタ数が少ない分、ピーク電力も少ない。

Zacate/OntarioとLlanoのダイ比較
PDF版はこちら
AMD CPUのダイサイズ比較
PDF版はこちら

 AMDの歴代のCPUでは、ボトムのシングルコアで小容量キャッシュのラインのダイサイズが70~80平方mmクラスで、Zacate/Ontarioも同じラインに入る。しかし、Zacate/OntarioはGPUコアとノースブリッジ機能を取りこんでいるため、より省コストになる。おそらく、AMDはこのレベルのダイサイズで、CPUコアやGPUコアを強化して行く方向に向かうと推定される。IntelのAtomのように、Bobcatコアの多用途への派生の方向は見えないからだ。

 Bobcatコアにフォーカスすると、よりZacate/Ontarioの特徴が見えてくる。ダイ上のCPUブロックに合わせて、Bobcat CPUコアのレイアウト図を補正して拡大したのが下の図だ。図の上の部分が、Zacate/Ontarioダイの中のBobcatコアを拡大したものだ。元の図は、Hot Chipでのスライドにあったが、パースがついていたため、これまでは正確な平面図を見ることができなかった。

Zacate/OntarioのダイとCPUコア
PDF版はこちら

●K10コアの半分しかないBobcatコアのサイズ

 Bobcat CPUコア+キャッシュは、大まかに言えば3つのブロックになる。ただし、K10コアのように、きれいに矩形に分かれているわけではない。レイアウト図上での黄色い線は、同じ機能のブロックを分断しているため、便宜的なものだと推定される。

 大まかには、右側が主にフロントエンドの命令のフェッチからデコードまでのブロックで、32KBのL1命令キャッシュもここに含まれる。真ん中が実行エンジンとメモリオペレーションのブロックで、32KBのデータキャッシュはここだ。左の大きめのブロックは512KBのL2キャッシュと付帯ユニットとなっている。

 Bobcat CPUコアのフロアプランで目立つのは、相対的にフロントエンドが大きいこと。AMDは、Bobcatでは分岐予測などを大幅に強化したと説明していたが、それが反映されているとも考えられる。命令フローでのムダを抑えて、省電力化と高効率化を図った設計だ。

Bobcatのアーキテクチャ
PDF版はこちら

 40nmプロセスのBobcat CPUコアのサイズは、ダイ写真からの推定ではCPUコアとL2キャッシュを合わせて8.5平方mm程度。CPUコアだけなら5平方mmを切ると見られる。それに対して、32nmプロセスのK10コアは、CPUコア17.7平方mmで、CPUコアは9.69平方mm。つまり、40nm Bobcatコアは、32nm K10コアの半分程度のサイズということになる。

 AMDは、以前からBobcatがK10コアの半分のサイズだと公表していたが、それは40nm対32nmで比較した数字であることが判明した。2012年に登場する28nmプロセスでは、さらにBobcatコアは縮小すると見られるため、コアサイズの差はより開くだろう。

BobcatとK10のCPUコアの比較
PDF版はこちら

●IntelのAtomより小さなダイサイズ

 BobcatがPC市場で相対するIntelのAtom系CPUと比較すると、Bobcatのコンパクトさはさらに際立つ。40nmのZacate/Ontarioと、45nmのPineview(パインビュー) デュアルコアの比較をしたのが下の図だ。どちらも2個のCPUコアにGPUコアとノースブリッジ機能、64-bit DRAMインターフェイスを統合している。45nmのPineviewの方がダイサイズが一回り大きいことがわかる。

BobcatとPineviewの比較
PDF版はこちら

 両チップのダイで目立つのはCPUコアのサイズの違いだ。IntelのAtomのBonnell(ボンネル)CPUコアの方が、Bobcatコアよりかなりサイズが大きい。Bonnellコアのサイズは、どこまでをコアと数えるかによって異なるが9平方mm前後で、L2までを入れると14平方mmになる。

 Bobcatコアと比べると、Bonnellはコア+キャッシュのサイズで60%以上大きい。プロセスの違いを考慮に入れても、Bobcatコアの方がコンパクトであることがわかる。アーキテクチャ的には、Out-of-Order実行で、付帯的な機能強化も多いBobcatの方が複雑なはずだが、ダイ面積で見るとBobcatの方に分がある。

BobcatとPineviewのCPUコア比較
PDF版はこちら

 ちなみに、AMDのJoe Macri氏(CTO, Fusion)は、Bobcat系APUでは、パフォーマンスより密度を重視したため、TSMCプロセスを選んだと説明している。TSMCを選んだ最大の理由は、GPUコアの物理設計をそのまま流用できることが大きいと考えられるが、密度面での利点も大きかったと推測できる。

 BobcatとBonnellのCPUコアの比較では、やはりBobcatのフロントエンドの大きさが目立つ。逆に実行エンジンはBobcatの方がはるかに小さい。整数演算と浮動小数点/SIMD演算のどちらのユニットも、Bonnellの30~40%程度のサイズしか占めていないように見える。アーキテクチャ的には実行ユニットの部分での差は小さいと見られるため、この差はプロセスと物理的な設計の差によるものと見られる。

 Bobcat CPUコアが小さいため、Zacate/Ontarioでは相対的にGPUコアのサイズが大きい。すでに述べたように、GPUコアはディスクリートのローエンドコアとほぼ同じダイ面積だと推定される。

●充実したZacate/Ontarioのインターフェイス

 インターフェイスでは、BobcatのDRAMインターフェイスが64-bit幅であることがダイから見て取れる。また、8レーンほどのPCI Expressを備えている。AMDは、APUのコンパニオンチップである「Hudson FCH(Fusion Controller Hub)」との接続はPCI Expressになると説明している。そのため、PCI Expressのうち4レーンほどがFCH接続用だと推定される。その他に4レーンのPCI Expressが汎用に使える可能性が高い。

 ディスプレイ用インターフェイスでは、AMDは9月のブリーフィング(IDF時にサンフランシスコで行なった)で、Zacate/OntarioがDisplayPortをオンダイで実装しており、2ディスプレイの同時出力ができると明かしている。また、ダイ上にはアナログRGBのDACと見られるブロックがあるため、アナログRGB出力もオンダイに持つと推定される。

 メモリについては、9月のブリーフィングで、DDR3インターフェイスであり1,333Mtpsまで対応すること、ローパワーのDDR3Lをサポートすることなどを明かしている。そのため、Zacate/Ontarioのインターフェイス構成は下のようになると推定される。

Zacate/Ontarioのインターフェイス構成
PDF版はこちら