Click


Microprocessor Forumレポート
〜IntelがCoppermineの技術概要を発表
〜同クロックのKatmaiより性能が20%向上?

期日:10月3日〜8日
会場:カリフォルニア州サンノゼ ファーモントホテル



●2次キャッシュインターフェイスを大幅強化

 米国サンノゼで10月4日から開催されている「Microprocessor Forum 1999」で、Intelは0.18ミクロン版Pentium III(Coppermine:カッパーマイン)の概要を発表した。

 基本的な機能や1次キャッシュ容量などは、現行の0.25ミクロン版Pentium III(Katmai:カトマイ)と同じで、256KBの2次キャッシュSRAMを統合(on Die)する。しかし、Katmaiを単純にシュリンクしてSRAMを加えただけでなく、高速化のためにさまざまな仕掛けがほどこされている。

 まず、2次キャッシュインターフェイスは従来の64ビットから256ビット(+ECCが32ビット)に拡張された。フルスピードアクセスだが、スループットは2クロックなので、2次キャッシュメモリ帯域は700MHz時に11.2GB/sになる。ちなみに、計算上は600MHzのKatmaiの2次キャッシュ帯域は2.4GB/sとなる。

 また、2次キャッシュのレイテンシは、Katmaiに較べて1/4になったという。そのため、1次キャッシュミス時のペナルティが大幅に減った。2次キャッシュの構成は、8wayセットアソシエイティブで1,024セットとなった。その結果、ビジネスアプリケーションでも、2次キャッシュ分だけで性能が3%程度アップしたという。

 このように、Intelは従来の2次キャッシュ搭載MPUと較べて、Coppermineでは2次キャッシュ回りのアーキテクチャを変えて性能をアップした。そのため、Coppermineの2次キャッシュを「Advanced Transfer Cache(ATC)」と呼んでいる。ただし、この造語にあまり意味はない。


●性能は同クロックのKatmaiより最大20%向上

 また、システムのバッファも下のように強化された。

  • Fill buffers 4→6
  • Bus queue 4→8
  • Writeback buffers 1→4

     バッファの強化は、133MHzのFSBに合わせたもので、バスの実効バンド幅を保つためだという。Coppermineでは、Katmaiと較べて同じ133MHz FSB時でも、実効バンド幅が広くなる。バスボトルネックを回避できるようになるわけだ。

     こうした性能強化のために、同クロックでもCoppermineはKatmaiよりパフォーマンスが上がるという。Forumでプレゼンテーションを行ったIntelのジム・ウイルソン氏(Product Architecture Manager)は、600MHz/133MHz FSBのCoppermineとKatmaiの性能比較を公表。SPECint_base95で12%、SPECfp_base95で20%性能が向上すると説明した。そして、これがCoppermine 800MHzになると、Katmai 600MHzに対する性能は、それぞれ42%、40%向上するという。ただし、これはプロセッサ性能の比較なので、実アプリケーションでこれだけの性能差が出ることはないだろう。ちなみに、Coppermineの性能値は、600MHzでSPECint_base95が29、SPECfp_base95が25の見込みだそうだ。

     また、ForumではCoppermineに搭載されるダイナミック電圧/クロック変更機能「SpeedStep(Geyserville)」の簡単な説明も行われた。電圧とクロックの変更時には、いったんPLLを止めてDeep Sleepモードに入ることが明らかになった。

     Coppermineの搭載トランジスタ数は2,800万となった。Katmaiが950万と発表されているので、単純計算では1,850万個増えたことになる。これは、モバイルPentium III(Dixon)の2次キャッシュトランジスタ数とほぼ同じだ。2次キャッシュには冗長性を持たせているという。冗長化でSRAM部分の歩留まりを上げていると思われる。

     Coppermineでは大容量SRAMを搭載したというのに、ダイサイズ(半導体本体の面積)は驚くほど小さい。106平方mmと、Katmaiの123平方mmより小さくなっている。これは、それだけゲートの面積が小さく、高速化が原理的にしやすいことを意味しているという。また、レイアウトもKatmaiとはかなり変わっている。チップのデザインは完全にやり直したようだ。

     また、Intelは0.18ミクロンで銅配線を採用しなかったが、その代わり誘電率の低い層間絶縁膜「fluorided silicon oxide(SiO2F)」を採用して、配線遅延を抑えて高速化を容易にしたという。配線は6層メタルだ。

     動作電圧は、1.1〜1.7Vの予定。パッケージにはフリップチップPGAも登場する。

    ('99年10月7日)

    [Reported by 後藤 弘茂]


    【PC Watchホームページ】


    ウォッチ編集部内PC Watch担当 pc-watch-info@impress.co.jp