米国時間10月3日（日本時間10月4日）から10月8日（日本時間10月9日）までの日程で、米国カリフォルニア州サンノゼのファーモントホテルにてPC用半導体向けとしては最もメジャーなカンファレンスであるMicroprocessor Forumが開幕した。2日目はAMDが発表した64ビットアーキテクチャ「x86-64」の概要をお届けする。

　x86命令の64ビット拡張アーキテクチャ、2プロセッサコアをワンチップ（on die）に収めるチップマルチプロセッサ（CMP）、ハイスピードのシステムバスアーキテクチャ。これが、10月4日から開催されている「Microprocessor Forum 1999」（米国サンノゼ）で、AMDが発表した次世代CPUの壮大なヴィジョンだ。

　AMDは今回、Athlonのサーバー／ワークステーション版の概要を発表すると見られていた。ところが、フタを開けたら登場したのは、Athlonの次の世代のアーキテクチャ。AMDは、またもアグレッシブに打って出たわけだ。振り返ると、AMDは、このMicroprocessor Forumで、'97年に「K6-2/K6-III」を、'98年に「Athlon」のテクノロジを発表し、そのたびに話題をさらっている。そのAMDとしては、3回目をつまらない発表にしたくなかったのだろう。

　もっとも、冒頭のように列記すると華々しいが、AMDの実際の発表は、新システムバスの構想以外はそれほど突っ込んだものではない。64ビットコンピューティングのアプローチ「x86-64」は、どちらかと言えばアーキテクチャの青写真を見せたという状態に近い。チップマルチプロセッサのプランに関しては、プレゼンテーションでは一言触れられただけだ。他のメーカーの発表と比較すると、明らかに具体性が薄い。しかし、あくまでもIntelに張り合おうとする意欲だけは確実に伝わったようだ。

●IA-64に対するアンチテーゼ

　x86-64は、AMDの出した64ビットコンピューティングへの解答だ。IntelのIA-64アーキテクチャとはまったく互換性がない。というより、IA-64に対するアンチテーゼとなっている。

　Intelは、IA-64で基本的にはIA-32と異なる命令アーキテクチャへと移行する。「Itanium（Merced）」など初期のIA-64プロセッサは、IA-32命令をハードウェアで実行できる機能を備えて互換性を保つ。

　それに対して、AMDのx86-64アーキテクチャは、x86命令を拡張して64ビット対応を行なうという。Forumでプレゼンテーションを行なったAMDのフレッド・ウエバー副社長（Engineering, Computation Product Group）は、「x86アーキテクチャと互換性を保ちながら64ビットに拡張した」と、このアプローチを表現した。

　具体的には、64ビット命令を示すフラグを命令デコーダが見て、従来のx86命令と64ビット命令を判別するという。新たな64ビットコードセグメントでは、すべてのx86とx87命令がサポートされる。ただし、アドレッシングは64ビットになり、32ビットアドレッシングをオーバーライドするという。

　AMDのBob Mitton氏（Division Marketing Manager, Workstation Products）は、このアプローチを「Intelがx86を、16ビットから32ビットへ拡張した時のアイデアを借りた」と説明する。この手法では、64ビットに拡張しても、MPUのダイ（半導体本体）サイズは、5％程度しか増えないという見積もりだという。つまり、原理的にはAthlonをx86-64で拡張しても、ほとんどコストは変わらないことになる。

　しかし、それ以上に大きな利点は、既存のx86命令を実行した時のパフォーマンスだとAMDは主張する。Itaniumでは、IA-32コードの実行性能はIA-64コードと較べて大きく落ちる。しかし、x86-64では同じコアで処理するため、性能は32ビットと64ビットの処理性能は基本的に同じになるという。また、既存のx86アプリケーションはそのままシームレス（Itaniumでは実質的にはMPU内部でIA-32とIA-64を切り替える）に、何の性能ペナルティもなしに実行できるそうだ。

　AMDがこの点を強調するのは、64ビット化はラージメモリが必要なデータベースなどの一部のアプリケーションとOSだけと考えているからだ。つまり、AMDは、デスクトップ向けアプリケーションの大多数は「32ビットにとどまるし、たぶん決して64ビットアプリケーションにはならない」（ウエバー氏）と見ている。そのため、あくまでも既存のx86アプリの性能を落とさずに、64ビット化を図ることが必要だと判断したというわけだ。

　そして、IA-64に切り替えたくない企業ユーザーが、ハイパフォーマンスのIA-32プロセッサを求めるようになり、そこにビジネスチャンスができるというのがAMDのx86-64の基本戦略だ。

●浮動小数点演算は新命令を加える

　ただし、x86-64は単純にx86を64ビットアドレッシング化しただけでなく、64ビットコンピューティングが必要とされるサーバー／ワークステーション向けの拡張も加えられる。ひとつは、IA-32の弱点である浮動小数点アーキテクチャx87の克服だ。そのため、AMDでは、「Technical Floating Point Instructions（TFP）」と呼ぶ新しい浮動小数点命令を加えるという。これは、IEEE倍精度浮動小数点演算命令で、3オペランドフォーマットを取る。大規模な専用レジスタを持ち、レジスタにスタックではなくダイレクトにアクセスできるという。AMDは、このTFPを「3D Now!」と似たアプローチだと説明する。違うのは、ワークステーションなどで必要とされる倍精度浮動小数点演算をサポートする点で、x87の代わりにTFPを使わせようというわけだ。

　また、x86-64では、マルチプロセッシングで、低コストと高パフォーマンスを実現するために、複数のx86-64プロセッサを、ひとつのダイ（半導体本体）に載せるチップマルチプロセッサも計画しているという。

●Intel、x86-64には革新性がないと反論

　こうした概要を見ると、x86-64は、IA-64とは異なり、必要最小限の拡張で64ビット化しようというアプローチであることがわかる。AMDは、「64ビット化するだけならIA-64は必要がない」（ウエバー氏）と、その根拠を説明する。IA-64のような命令レベルの並列性を高めるアプローチは、実際には多くのアプリケーションで性能があまり上がらないとAMDは見る。

　これに対し、Intelのロナルド・E・カリー氏（ディレクタ・オブ・マーケティング、IA-64 Processor Division）は、Microprocessor Forumでのプレスセッションで、「AMDのアーキテクチャは、Xeonプロセッサが現在提供しているようなアドレス拡張と同じようなもの。何も革新的ではない。IA-64アーキテクチャは、今後5～10年間の性能拡張のヘッドルームをもたらす」と反論した。

　Intelは、x86の命令セットアーキテクチャ自体が原因で、MPUの性能向上が天井にぶち当たると判断。そのために、根本から命令セットアーキテクチャを革新しようとしているのだから、この発言は当然だ。また、IA-64で今後MPUの性能がどんどん上がっていくのなら、Intelが正しいことが証明される。しかし、今回のMicroprocessor Forumでは、IA-64のような命令レベルの並列性を高めるアプローチだけでは性能がそれほど上がらないのでは、という声も出てきたのは確かだ。

　もっとも、現状では、AMDのx86-64はまだIA-64に対抗するという段階にはない。Itaniumはサンプルが登場しているのに、x86-64は構想段階だ。実際のチップは、2001年を目標にしているというが、本当にそのスケジュールで出てくるのか、まだわからない。もちろん、Athlonにx86-64を加えるのではなく、新しい世代のコアになるようだ。また、x86-64を活かすには、OSやサーバー／ワークステーション向けアプリケーションの対応も必要になる。それには、ソフトメーカーとの協力体制が必要となる。

●Athlonは0.18版のサンプルが登場

　しかし、そうした将来展望はともかく、AMDに今、緊急に必要なのは、赤字をなんとか解消できる当面の製品だ。そして、今回、その説明は薄かったが、とりあえず新たに明らかになったAthlonのアップデイト情報を並べてみよう。

　AMDは、Microprocessor Forumに合わせてAthlon 700MHzを発表したが、これは従来通り0.25ミクロンアルミ配線の製品。しかし、0.18ミクロンアルミ配線版のAthlonのサンプルも800MHzで動いており、来年には発表される様子だ。この0.18ミクロン版は、テキサス州オースチンの製造工場Fab 25で製造されているが、ドイツドレスデンの新工場Fab 30の0.18ミクロン銅配線プロセスに移行する。Fab 30では、現在試験のためにK6ファミリが作られているが、Athlonでの生産が年内に始まる予定だ。量産出荷はまだその先だが、来年末までに1GHzのAthlonを実現する予定だ。

　来年のAthlonファミリとしては、サーバー／ワークステーション用のAthlon Ultraが待っている。AMDは、ワークステーション用Athlon Ultraとして、2次キャッシュサイズが1MBまたは2MBで、フルスピードアクセスするAthlonを出すという。2次キャッシュの構成は16Wayアソシエイティブになる。AthlonのFSB（フロントサイドバス）も、Athlon Ultraなどでは現在の200MHzから266MHzへと高速化するようだ。AMDはFSBの266MHz化とコンパイラの最適化などで、Athlonの性能が同クロックでも大幅に向上するという見通しも示した。これは、逆を言えば、現在のAthlonはこうしたボトルネックでアーキテクチャ上の性能がフルに発揮できていないことになる。

　これに合わせて、チップセットもデュアルプロセッサ対応の製品をAMDが来年発表するという。メモリはDDR SDRAM版を出すが、Direct Rambus DRAM（RDRAM）版も開発する。AGP ProとPCI 66MHz/64ビットもサポートされるという。VIA Technologiesの第2世代チップセットも登場し、2～8Wayのマルチプロセッサ構成対応のチップセットが、APIとHotRailの2社から登場する予定だ。

　一方、AthlonファミリーのバリューPC向け版として予定されていたAthlon Selectというブランドはなくなった。顧客とのコミュニケーションの結果、バリュー市場向けにK6とAthlonの2ブランドを投入するのは混乱をまねくとして、この“ブランドネーム”は取りやめになったという。ただしAMDは、製品自体がなくなったという表現は微妙に避けた。

　このほか、AMDは、冒頭で触れたような新しいシステムバスアーキテクチャ「Lightning Data Transport（LDT）」も発表した。これは、ピン当たり1.6Gbpsの高速バスでノースブリッジチップと各種I/Oチップ間、あるいはノースブリッジチップ間を結ぶテクノロジだ。例えば、Athlonをデュアルで接続できるノースブリッジチップ4個を相互接続することで、16Wayのマルチプロセッシング構成を可能にする。

('99年10月6日)

[Reported by 後藤 弘茂]