|
|
●IntelはMendocinoでついにPGAパッケージを復活
米Intelが低コストPC向けMPU「Celeronプロセッサ」用に新しいソケット規格を発表するというニュースがあふれている。CNET NEWS.COMやInfoWorldの報道を見ると、これは「370 Pin Socket」と呼ばれているソケットで、次世代Celeronである「Mendocino（コード名：メンドシノ）」は、従来のPentium II/Celeron用のSlot 1とこの新Socketのそれぞれに対応する2種類のパッケージで登場するらしい。つまり、今のCeleronのパッケージである、裸の基板にMPUを実装した「SEPP（Single Edge Processor Package）」以外に、MendocinoではPentium ProやPentiumと同じようなPGA（ピングリッドアレイ）のパッケージが登場するというわけだ。
もっとも、これは何も驚くべきニュースではない。事実、Celeronの発表時に来日したIntelのConsumer Products Group本部長兼副社長のマイク・エイマー氏は、Celeronでチップ形状のパッケージを提供しないのかという質問に対して「われわれは各市場セグメント向けに最適化したプロセッサを提供しようと考えている。そのなかには、パッケージやモジュールを最適化することも含まれている」と、その時点ですでに可能性を認めていた。
そして、6月以降は、Intelがコード名「Socket A」と呼ばれる新ソケット規格の話を持ち出したというウワサが、業界のいたるところから聞こえ始めていた。実際、COMPUTEX以降は、複数のソースからこの話が入ってきており、新ソケット規格はほぼ確実と見られていた。
●合理的に考えれば当然の選択
Intelのこの判断は、半導体関係者から見れば、当然のことだ。というのは、IntelがPentium IIでわざわざ異例のボード形状のパッケージにしたのは、MPUコアのチップと2次キャッシュ用SRAMチップという複数のチップを無理なくワンパッケージにまとめるためだったからだ。ところが、現在のCeleronはSRAMは搭載しておらず、次のMendocinoでは128KBの2次キャッシュSRAMをMPUコアに統合してワンチップにしてしまう。つまり、ボード形状にする意味は、技術的にはまったくなくなっていたわけだ。
そのため、IntelがCeleronシリーズでは、近い将来PGAパッケージに戻すことは十分予想されていた。Intelにとっても、その方が製造コストは安くなる。これはCeleronのように100ドル程度で売られる低価格チップの場合は重要だ。マザーボードメーカー側にとってはこれでSlot 1のマウント機構の分のコストが浮くわけだが、そ れ以上に大きいのは設計の自由度が増えるということだろう。SEPPでは、マザーボード上にMPUのパッケージが張り出すために、Celeronを組み込んだ機器の形状がかなり制約を受ける。つまり、Slot 1ベースでは、薄い（thin）筺体にしにくいわけで、これは省スペース機やシンクライアントを作ろうとした場合は問題となりかねない。
●Socket 7にはSocketで対抗
もっとも、これはSlot 1戦略の転換ではない。パッケージは変えても、Intelがバスプロトコルを変えるはずはないので、新スロットは、バスプロトコル的にはSlot 1と互換になるだろう。Intelの知的所有権で、物理的な形状に関係ない部分はそのまま生きているわけだ。チップセットも、基本的には同じだろう。Socket 7に逆戻りするという展開ではなく、Slot 1のローコスト版として新ソケットを出すという位置づけだ。
Intelがチップ形状で提供可能なCeleronを、わざわざSEPPにしたのは、PCメーカーのローエンドのラインナップもSlot 1に移行させてしまいたいからだった。これは、ある程度は成功したけれど、完全とは行かなかった。米AMDや米National Semiconductor（Cyrix）、米IDTといったSocket 7メーカーがいたからだ。
そこで、IntelとしてはPCメーカーにふたつの選択肢を提供することで、Celeronの一層の浸透を図りたいと考えているのだろう。つまり、ひとつのマザーボードで、Pentium IIとCeleronをラインアップしたいメーカーはSlot 1を使えばいいし、よりアグレッシブなローエンドだけの機種や薄型筺体のPCやシンクライアントを作りたいメーカーは新ソケットでという区分けだ。そのため、当初はこのソケットは、ローエンドPCをボリューム製品として売るメーカーや、差別化したマシンを作りたいメーカーの選択肢となるだろう。
●次々世代Pentium IIはソケット対応に?
しかし、それだけのものとして、この新ソケットが終わるとは思えない。というのは、IntelのMPUは、'99年後半から2000年になると、ミッドレンジの製品も2次キャッシュSRAMをMPUとワンチップに統合するようになると見られているからだ。
最初に登場するMendocinoは、現在のPentium IIと同じ0.25ミクロンプロセスで製造すると見られている。そのため、搭載する2次キャッシュは、128KB程度と少ない。これは、それ以上SRAMを載せると、経済的なダイ（半導体本体）サイズで製造できなくなってしまうからだ。ただし、この内蔵SRAMは、MPUコアと同クロックで同期するため、パフォーマンスは比較的高いと予想される。だから、Mendocinoの性能は、第1世代のCeleronから劇的に向上するだろう。しかし、128KBという制約のために、0.25ミクロンの時代にはMendocinoは、Celeronとモバイル版だけに限られると思われる。
ところが、製造プロセスが0.18ミクロンに移行すると、より大容量のSRAM、おそらく512KB程度を無理なくPentium IIのMPUコアとワンチップに載せることができるようになる。つまり、今、Pentium IIがMPUボード上に載せているMPUコアとSRAMチップを、ひとつのチップにまとめることができるようになるわけだ。
そうなると、2次キャッシュSRAMの統合をローエンドのCeleronだけに限定する理由はなくなる。メインストリームのPentium II後継MPUに広げてもかまわなくなるわけだ。ただし、これはこれまでのプロセス技術向上→コスト削減のサイクルを少し崩すものになる。
●これまでの微細化→コスト削減のサイクルから外れる
これまで、IntelはメインストリームPC向けのMPUでは、プロセス技術が向上するたびにMPUのダイ（半導体本体）サイズ（面積）を小さくして、生産性の向上とコスト削減を図ってきた。1世代、製造プロセスが進化すると、ダイサイズは60～70％程度に小さくなる。これは、同じウエハーから取れるチップの数が増えることを意味する。それによって、MPUの製造コストを下げてきたわけだ。
ところが、次の世代のMPUでは、Intelだけでなく多くのMPUメーカーが単純にダイサイズを小さくするのではなく、2次キャッシュを統合して性能を向上させる方向に向かう。このアプローチの場合は、製造プロセスが進化してもMPUの製造コストは下がらない。ただし、システム全体で見ると、2次キャッシュSRAMが不要になる分、コストが下げられることになる。
Intelが0.18ミクロンで、メインストリームのMPUに2次キャッシュSRAMを統合しようとしているということには証拠もある。例えば、Intelは0.18ミクロンプロセスではウエハーの製造能力を今の倍にしようとしている。これは、もちろんMPU需要が拡大することを見込んだ部分もあるだろうが、それにしても2倍という数字は、2次キャッシュSRAMを取り込むことを前提として考えないと、納得がいかない。
●スロット/ソケットの混在が進むか?
では、Intelの0.18ミクロン製造工場が立ち上がり始める'99年後半からは、Pentium IIも2次キャッシュをワンチップに搭載するようになるとしたら、ソケット/スロットはどうなるのだろう。大容量キャッシュが要求されるSlot 2クラスはそのままボード形状のままだろうが、SECC/Slot 1は最終的に姿を消す可能性もある。ただし、0.18ミクロンに完全に移行できるまでは、かなりの期間Slot 1は残るだろう。
そのため市場には、Socket 7、新Socket、Slot 1、Slot 2と、物理的な形状だけで4種類ものソケット/スロットが混在するようになる。Slot 2はサーバー用途でPCの領域を越えるので、別物としても、少し前まではSocket 7で統一されていた市場が、細かく分かれることになる。
こうした流れは、最終的にピン互換が絶対の条件ではなくなるという傾向に向かうのかも知れない。つまり、x86のバイナリを実行できれば、あとは物理的に互換を持たなくても市場である程度は成功できるという状況に、なる可能性もある。
じつは、これに関して先鞭をつけたのは、Cyrixの統合型MPU「MediaGX」だ。このMPUは、Socket 7とは互換性がないにも関わらず、ある程度の成功を収めることができた。非Intelのx86MPUメーカーは、MediaGXの開けた風穴にかなり希望を持ったフシがある。例えば、IDTも'99年に出す「WinChip 2+NB」ではノースブリッジチップを取り込むつもりでいる。また、AMDは次世代MPU「K7」に「Slot A」と呼ぶ、旧DECのAlphaからライセンスを受けたインターフェイスを採用する。
MediaGXやWinChip 2+NBは、ローコストでシンプルなマザーボード、小さな筺体を狙う市場に活路を見いだして行くことは可能だ。Intelがグラフィックス機能をチップセットに取り込んだ次のローコスト向けチップセットを投入してきた段階で、激戦にはなるが、それでもニッチは残る可能性は高い。
K7のSlot Aは、ハイエンドでSlot 1よりも上のラインを狙うという点で、CyrixやIDTとは路線が違う。ある業界関係者は、AMDはIntelのSlot 1のライセンスを受けることができるようになったとしても、K7にSlot 1は採用しないだろうと言う。それはK7がすでにSlot 1よりも高速なSlot Aに合わせて設計が進んでいるためだ。AMDがK7で狙うのは、Slot 1と同じポジションではないだろう。x86がデコードできるサーバー/ワークステーションクラスのMPUで、しかもSlot 2システムより低価格というあたりが狙うポジションになってくるのではないだろうか。
いずれにせよ、ソケット/スロットの混在が進むようになるのか、それともIntelによる収斂がまた進むのかは、今年後半から来年前半の動向で決まる。
（'98/6/10）
[Reported by 後藤 弘茂]
