|
|
●非常に低いアイドル時の消費電力
少し前、このコラムで0.13μm版モバイルPentium III-M(Tualatin:テュアラティン)はTDP(Thermal Design Power=熱設計電力)が比較的高い＝ホットなCPUであることをレポートした。ところが、平均消費電力(Average Power)で見るとこれは正しくない。平均消費電力では、Tualatinはクール(＝消費電力が低い)なCPUなのだ。
 |
| Pentium III-M発表会のデモ |
この差はアクティブ時にはかなり縮まったものの、アイドル時にこれだけ差があれば平均の消費電力もかなり低いはずだ。つまり、デモを見る限りは、Tualatinは相当にクールなCPUだ。Intelのドナルド・マクドナルド氏(Director MPG Marketing, Mobile Platforms Group)は、ライバルCPU(Athlon 4)と比べると「アイドル時の消費電力は1/6、平均消費電力は1/3」と言う。実際、AMD CPUはアイドル時の消費電力が高いのが弱点なので、それくらいの差はつきそうだ。
ところがTDPで見るとTualatin 1.13GHzは21.8W、Athlon 4は24W(MAX)で、差はあるもののそれほど決定的ではない。TDPが高いのに、実際の電力消費は少ない。どうやってIntelはこんなことを実現したのだろう。
●リーク電力を抑える新ステイトを追加
CPUの消費電力のうち、エンドユーザーに大きく影響するスペックは2つ。TDPと平均消費電力だ。TDPはノートPCのフォームファクタに、平均消費電力はバッテリライフに影響する。そして、ほとんどのアプリケーションは、間欠的にしかCPUパワーを必要としないため、平均の消費電力は、CPUが遊んでいるアイドル時の消費電力に大きく影響される。Tualatinは、このアイドル時の消費電力を大きく押さえ込んでいる。そのため、平均消費電力が低くなるのだ。
しかし、以前のこのコラムでは、Tualatinはリーク電流が多い可能性があるとレポートした。「リーク電流が多ければ、アイドル時の消費電力が多くなるはず。これはおかしい」と思うかもしれない。そう、確かに、Intelの0.13μmプロセスは比較的リーキー(リーク電流が多い)のようだ。ところが、Intelは、Tualatinでは省電力機構を改良することで、それをうまく押さえ込むことに成功したのだ。
製造プロセスが微細化してゆくと、リーク電流は段々大きくなってゆき、特に0.13μm以降はリーク電流がドンと増えると言われている。また、リーク電流とパフォーマンスはトレードオフの関係にあり、トランジスタ性能を求めるほどリーク電流が多くなってしまう。つまり、性能とバッテリライフはトレードオフにあるわけだ。
そこで、この問題に対処するために、IntelはTualatinから新しい省電力ステイト(Cステイト)として「Deeper Sleep」を設けた。このステイトは、名前の通り"より深い(=消費電力の少ない)眠り"であり、これまでのIntel CPUの省電力ステイトでもっとも深かった「Deep Sleep」よりさらに消費電力を引き下げることができる。TualatinのCステイトの階層は次のようになる。
| AutoHalt | C1 |
| QuickStart | C2 |
| Deep Sleep | C3 |
| Deeper Sleep | C4 |
Deeper Sleepの仕組み自体は簡単で、Deep Sleepより電圧を引き下げる。現在のTualatinの場合、Deeper Sleep時の電圧は0.85V。それに対して、これまでならDeep Sleepは通常の電圧だったので、バッテリ駆動時はTualatinのSpeedStepの下の方の電圧1.15Vになるはずだった。つまり、電圧では約26%カットし74%に下げているわけだ。Intelが、2月のIDFで行なったプレゼンテーションによると、リーク電力に対して電圧は2.7乗で効いてくるという。そうすると、計算上はリーク電力は44%に下がるわけで、この低電圧効果は絶大となる。実際、Tualatinでは、Deeper Sleep時のリーク電流はDeep Sleep時の半分以下になっている。
しかも、IntelはTualatinからはDeep Sleepの電圧も若干下げている。これは、通常の駆動電圧のオペレーションレンジのミニマム値にまで下げるもので、IDFの説明では従来より1.2%～4.4%電圧を下げるという。Deep SleepとDeeper Sleepの2段階構えでアイドル時の電圧を下げるわけだ。Deep Sleepの電圧制御は、「I.M.V.P.-II(Intel Mobile Voltage Positioning)」のレギュレータで行なう。
●SpeedStepに匹敵するDeeper Sleep
こうして見ると、Deeper SleepのアプローチはSpeedStepに匹敵する大きなブレイクスルーであることがわかる。Intelはアクティブ時の電圧を「SpeedStep」でスイッチできるようにした。そして、今度はアイドル時の電圧もDeeper Sleepでスイッチできるようにしたというわけだ。
あるCPU関係者によると、0.13μmでは0.8V台が下げられる限界だというので、Intelはぎりぎりまで電圧を下げたことになる。アイドル時は、できる限りトランジスタのしきい電圧に近づけることで、リーク電力を抑えようという考え方のようだ。Intel関係者は、Deeper Sleepのアプローチは、今後のリーキーなプロセスで消費電力を抑えるためには必須だと言っていたが、確かにこの方法は解決策になる。こうしたテクニックの開発では、ほかのCPUメーカーはまだIntelに追いつけていない。
また、Deeper Sleepには、低消費電力化に対するIntelの基本的な考え方が見事に反映されていてそこも面白い。CPUパワーが必要な時はちまちま調節せずにドーンと提供し、その代わりCPUパワーが不要な時は徹底的に電力消費を抑えるというわけだ。パフォーマンスを重視するIntelらしい考え方だ。そのため、Intel CPUでは、TDPとアイドル時の消費電力がどんどん乖離する傾向にある。
もちろんDeeper Sleepにもトレードオフはある。それはSleepステイトからのExit(復帰)ディレイで、Deep Sleepからは30μsecで復帰できるのに対して、Deeper Sleepは100μsec(推奨)となっている。ただし、このディレイはチップセットで大きく変わるので、単純には比較できない。
●チップセットも低消費電力化
CPUの平均消費電力の引き下げに大きな効果を持つDeeper Sleepだが、実際に使われなければ意味はない。だが、今回のデモを見る限りは、かなりの時間はDeeper Sleepに入っていた。おそらく、オフィスアプリケーションではほとんどの時間がDeeper Sleepになるだろう。
もっとも、現状では、OS自体はDeeper Sleepに対応していないため、C3ステイトに入ってしばらくするとBIOSがC4に自動的に落とし込んで対応している。Deeper Sleepをどれだけ使うかはインプリメンテーション次第ということだ。しかし、今後はOSもC4をサポートしてくるため、さらにきめ細かな制御もできるようになる。
ちなみに、Intel 830Mチップセットも、低消費電力化に一役買っている。830Mファミリの製造プロセスは0.18μmで、従来のモバイルチップセットの0.25μmより微細化し、消費電力が下がった。また、使用していないセルブロックへのクロック供給を止める「Dynamic clock gating」やSDRAMインターフェイスの「Dynamic CKE(clock enable)」といった新しい技術でも消費電力を下げている。3月のWinHEC 2001では、Dynamic clock gatingで1W程度、使われていないメモリROWのクロックを止めるDynamic CKEで1.2W程度の低消費電力化が図れるとIntelは説明している。
Intelは830Mファミリの低消費電力には自信があるようで、当初は440MXで行くつもりだった超低電圧版(ULV)Tualatin用チップセットも、830Mファミリへと移行させてゆく予定だ。
□関連記事
【7月2日】【kaigai】クールじゃないTualatin、どうして熱設計消費電力がこんなに高いのか
http://pc.watch.impress.co.jp/docs/article/20010702/kaigai01.htm
【7月4日】【kaigai】来年後半には熱設計で行き詰まるIntelのモバイルCPU
http://pc.watch.impress.co.jp/docs/article/20010704/kaigai01.htm
(2001年8月1日)
[Reported by 後藤 弘茂]