|
|
●Platform ConferenceでHyperTransport内蔵が明らかに
AMDが来年後半に繰り出す次世代CPU「Hammer(ハマー)」の正体がまた少し明らかになった。Platform ConferenceでAMDが、Hammerのバスインターフェイスについて、正式に明らかにしたのだ。笠原氏のレポートにもあるが、ClawHammerは「16/16」構成のHyperTransport、つまり、片方向16bitづつで合計32bit幅のHyperTransportインターフェイスを持つ。それに対して、SledgeHammerは16/16 HyperTransportインターフェイスを2～3ポート備えるようだ。ClawHammerとSledgeHammerでは、同じHyperTransportをシステムインターフェイスに使いながら、その構成は大きく異なる。これはもちろんSledgeHammerがマルチプロセッサ構成を前提としているためだ。
まずClawHammerで、Platform Conferenceでは下のようなブロック図が示された。この、左側の図を見るとClawHammerのHyperTransportが16/16であることがわかる。HammerファミリはDDR SDRAMインターフェイスをCPUに統合していると言われているので、デスクトップシステムの構成は、下の「ClawHammerシステムの推定構成図」のようになると想定される。
 |
また、写真のPlatform Conferenceのプレゼンテーションの図では、この場合のHyperTransportの構成が8/8になると受け止められる。これは、ClawHammerの16/16の、半分の8/8をCPU間の接続に使うことを意味する可能性がある。その場合、ClawHammerのHyperTransportは16/16だけで、デュアル構成ではそれを2つの8/8に分割するということになる。そう想定すると、ClawHammerのデュアルCPU構成は下の「ClawHammerシステムの推定構成図」の右側のようになる。システムバスの帯域は半分になる。
この場合、問題はメモリの構成だが、AMDはHyperTransportにメモリのコヒーレント(一貫性)を取るためのプロトコルを加えることを明らかにしている。これは、通常のHyperTransportのスーパーセットで「Coherent HyperTransport」と呼ばれており、おそらくClawHammerのシステムバスはこのプロトコルになっていると思われる。Coherent HyperTransportを使うと、各CPUノードに物理的に分散したメモリをNUMA(Non-uniform memory access)構成で、単一のメモリプールとして扱えるようになる。
●SledgeHammerは複数の16/16を備える
Platform Conferenceではワークステーション向けSledgeHammerの構成も示された。写真の右端の構成がそれだ。非常に特徴的なのは、SledgeHammerでは16/16のHyperTransportのコネクションが複数出ているように見えることだ。PCI-X Tunnelチップと接続する16/16以外に、AGP Tunnelチップにも16/16が出ている。また、それ以外にセカンドCPUも接続している。そのため、SledgeHammerでは3つの16/16 HyperTransportインターフェイスを備えている可能性がある。そう仮定した場合のシステム構成が、下の「SledgeHammerシステムの推定構成図」だ。
どうしてSledgeHammerではこんなにHyperTransportインターフェイスが必要なのか。それは、4ウエイ以上のマルチプロセッサ構成も想定しているからだ。HyperTransportを使った4ウエイ構成を想定した下の「SledgeHammerマルチプロセッサシステムの推定構成図」を見ると、SledgeHammerに3つのHyperTransportが必要な理由がよくわかる。
この構成では、SledgeHammerはCoherent HyperTransportでリング状に接続される。そのため、CPU間リンクだけで2つのHyperTransportポートが必要になる。こうした構成では、メモリアクセスのためのトラフィックだけでも膨大になるため、CPU間にはそれぞれ16/16が必要になるだろう。プラスI/Oへの接続でもうひとつ16/16という構成になっているのではないだろうか。ワークステーション構成の時は、そのうちのひとつの16/16をAGP Tunnelとの接続に回すと考えるとつじつまが合う。
ちなみに、こうしたメモリ分散型の構成のマルチプロセッサの場合、構成規模が大きくなるにつれてノード間のトラフィックが増大して効率が落ちることがネックとなる。そのため、8ウエイではCPU同士をHyperTransportでリンクするこうした構成では対応できない可能性がある。その場合は、HyperTransportスイッチチップなどを使うと思われる。
 |
 |
●ピン数を抑えるためにClawHammerでは16/16だけ
ClawHammerとSledgeHammerでHyperTransportのポート数が異なる理由はコストだ。Platform Conferenceの技術セッションでは、16/16のHyperTransportのピン数がトータル103ピンになると説明された。Hammerファミリはメモリインターフェイスも統合しているため、16/16を複数搭載すると、ピン数はかなりのものになる。デスクトップCPUとして経済的なパッケージングを考えて、ClawHammerは16/16だけを搭載するのではないだろうか。
ちなみに、HyperTransportの帯域は次のようになる。穏当なところで、16/16の帯域は3.2GB/sec、そのうちには6.4GB/secというあたりではないだろうか。
| HyperTransportの帯域 | ||||
|---|---|---|---|---|
| 800MHz DDR | 400MHz DDR | 400MHz | 200MHz | |
| 32/32 | 12.8GB/sec | 6.4GB/sec | 3.2GB/sec | 1.6GB/sec |
| 16/16 | 6.4GB/sec | 3.2GB/sec | 1.6GB/sec | 800MB/sec |
| 8/8 | 3.2GB/sec | 1.6GB/sec | 800MB/sec | 400MB/sec |
| 4/4 | 1.6GB/sec | 800MB/sec | 400MB/sec | 200MB/sec |
| 2/2 | 800MB/sec | 400MB/sec | 200MB/sec | 100MB/sec |
(2001年7月27日)
[Reported by 後藤 弘茂]