|
|
 |
会場：Silicon Valley Conference Center
PCやネットワーク機器などIT関連ハードウェアの規格や未来などについてのカンファレンスであるPlatform Conferenceがアメリカ合衆国カリフォルニア州サンノゼにあるSilicon Valley Convention Centerで7月24日、25日の2日間にわたり開催されている。初日となる本日は、AMDによる基調講演やHyperTransportに関するセッションなどが行なわれた。この中で、HyperTransportに関するより詳細な内容が明らかになった。
●今後の焦点はI/Oバス戦争へと移行とマコーマス氏
 |
| InQuest Market Researchのバート・マコーマス氏 |
確かに最近では新しいI/Oバスを立ち上げる動きが1つの流行にもなっている。サーバー向けのInfiniBand、PCI-X、FiberChannel、iSCSI、HyperTransportなど実に多くのI/Oバスが提唱され、実際に普及段階に入っているものもある。
Intelも2月にサンノゼで行なわれたIntel Developer Forum Conference 01'Springで、次回8月に行なわれる秋のIntel Developer Forumにおいて、次世代のI/O技術に関する発表を行なうとルイス・バーンズ副社長が表明するなど、次世代I/Oバスの座を巡る動きはヒートアップを続ける一方だ。その背景には、PCやサーバー/ワークステーションの性能を決定する要素の1つとしてチップとチップを接続するI/Oバスの帯域幅への要求が強まっていることがあげられる。
例えば、PCでのI/Oバスの代表としてチップセットのノースブリッジやサウスブリッジを接続するバスがあるが、現状ではPCIバス(133MB/sec)やハブ・インターフェイス(266MB/sec)などのCPUのシステムバス(例えばPentium 4のシステムバスなどでは、3.2GB/sec)から比べると、低いパフォーマンスのI/Oバスに留まっている。今後、USB 2.0(480Mbps)、IEEE 1394b(800Mbps)などこれまでよりも高速なバスがサウスブリッジに接続されるようになれば、ノース・サウス間の帯域が足りなくなる可能性がある。サーバーの方ではもっと切実で、Ultra320 SCSI(320MB/sec)などのPCIバスの帯域幅を超えてしまうSCSIホストアダプタなどを接続する必要が既にあり、現状もPCIバスでは圧倒的に足りない。そこで、PCI-X(1.06GB/sec)、InfiniBand(最大で37.5GB/sec)などのソリューションが用意されている。
このように、増大し続けるバンド幅への要求に答えるべく、さまざまなI/Oバスが提唱されており、それぞれの陣営が次世代技術の座を巡り激しく争っている。PCという観点に絞れば、AMDが提唱しているHyperTransportと、Intelが秋のIntel Developer Forumで提唱する予定のシリアルI/Oバスの2つが候補としてあがっており、今後どちらが標準規格の座となるかに業界の大きな注目が集まっている。
マコーマス氏は「新しい規格は増え続ける需要にこたえる必要があるが、現状の規格を置き換えるようなものである必要もある」と述べ、高帯域幅を実現しつつ、現在の規格とも共存が可能であるような柔軟性こそが次世代規格に要求されている条件であるとまとめた。
●革新的ではなく発展的なアプローチこそが新しいインフラを普及させる秘訣だ
 |
| AMD プラットフォームエンジニアリング・インフラストラクチャ担当副社長のリチャード・ヘイエ氏 |
ヘイエ氏は「これまでのIT業界の歴史を見ると、革新的なアプローチは成功した例はほとんどない。例えば、ラムバスのDirect RDRAMは、現状のSDRAMと比べて大きな飛躍となる技術で、エンジニアとしては非常に興味深いものだ。しかし、現実にはSDRAMからのジャンプには失敗している。これを見ても、新技術の導入に必要なのは革新的ではなく、発展的なアプローチだ」と述べ、その例としてインターネットの普及をあげた。
「インターネットの技術は、いきなりでてきた技術ではない。IPの技術はARPAnetにより実証されてきたし、HyperText、GUI、モデムのインターフェイスも古くからあるアプローチだ。こうしたアプローチを発展的に集約したことがインターネットの大きな成功につながった」とし、現在の技術をベースとした発展的なアプローチこそ、次の業界標準を作るものだと強調した。
ヘイエ氏はAMDの“発展的な”アプローチとして、HyperTransportとx86-64の2つを紹介した。HyperTransportは次世代のI/O技術として注目を集めているI/Oバスで、最大で12.8GB/secのピーク時帯域幅をサポートする。ヘイエ氏は「HyperTransportは、デスクトップ、モバイル、ワークステーション、サーバーまでをカバーするスケーラブルな(柔軟性の高い)技術だ。AMDは次世代のHammerファミリにこれを採用するほか、パートナーとなる各社と協力して普及させていく」と述べ、HyperTransportこそが次世代I/O技術であると強調した。
さらに、x86-64についても触れ、「IntelのItaniumが現在のx86アーキテクチャとの互換性を捨てた革新的なアーキテクチャであるのに対して、AMDのx86-64は既存のx86アーキテクチャとの融和性を重視している。ソフトウェア開発者やハードウェアエンジニアにとり、低いハードルで64bit環境を実現できる発展的なアプローチだ」と、現状のx86の資産を生かせるx86-64のメリットを改めて強調した。
●ClawHammerには最高6.4GB/sec双方向16bitのHyperTransportを採用
基調講演の中でヘイエ氏は、HammerファミリーへのHyperTransport技術のインプリメントについて触れ、デスクトップ版ClawHammer、2ウェイサーバー版ClawHammer、ワークステーション版SledgeHammerなどへのHyperTransportの利用例を示した。
既にAMDは2002年の後半に導入する予定のHammerファミリーに、1ウェイから2ウェイまでのClawHammer、4ウェイから8ウェイまでのSledgeHammerの2製品があり、これらにHyperTransportを導入することを明らかにしている。しかし、これまでHyperTransportを実際にどのように導入するのかは明らかにはしていなかった。
 |
 |
| HammerでのHyperTransportについて説明しているスライド | HyperTransport採用を明らかにしている企業。「HyperTransport Technology Consortium」というコンソーシアムが結成されたことも明らかにされている |
HyperTransportはポイントツーポイントの双方向パラレルバスで、各方向それぞれにデータバス幅を2、4、8、16、32bit幅に設定することができる。バスのクロックは最高で800MHz(クロックも可変となっている)で、ディファレンシャルシグナリングを採用することによりピンあたりの伝送速度は1,600Mbpsとなっている。これにより、例えば、400MHz(ピンあたり800Mbps)時には
| 双方向4bit構成 | 0.8GB/sec |
|---|---|
| 双方向8bit構成 | 1.6GB/sec |
800MHz(ピンあたり1,600Mbps)時には
| 双方向8bit構成 | 3.2GB/sec |
|---|---|
| 双方向16bit構成 | 6.4GB/sec |
| 双方向32bit構成 | 12.8GB/sec |
というピーク時帯域幅を実現できる。このため、例えば、さほど帯域幅が必要でなくコストが重要視されるPC用チップセットのノース・サウス間では400MHzで双方向4bit構成(0.8GB/sec)として、ピン数を減らしたりクロックを下げたりしてコストを下げることも可能であるし、逆にサーバーのようなコストよりも性能がなによりも重要な場面では、双方向32bit構成として、最大12.8GB/secというような帯域幅を実現できる。このように、PCからサーバーまでスケーラブルに利用できるのがHyperTransportのメリットと言える。
今回ヘイエ氏が明らかにしたのは、HammerファミリーのシステムバスにHyperTransportを利用する際のバス幅であり、それによれば、デスクトップ向けのClawHammerは、AGP 8xのバスへのブリッジとなる現在のノースブリッジ相当のチップへ接続されるバス(つまり、システムバス)は双方向16bit幅で接続されることが明らかにされた。
今回はクロックが明らかにはされなかったが、仮に当初明らかにされた800MHzであるとすれば、Hammerファミリーのシステムバスの帯域幅は6.4GB/secとなり、Pentium 4の3.2GB/secの倍となる。このほか、ClawHammerを2ウェイで利用する場合の構成、SledgeHammerの構成などが明らかにされたが、CPUからPCI-Xへのブリッジチップなどへの接続はいずれも双方向16bitとなっている(ClawHammerのCPU間は双方向8bit)。このほか、サウスブリッジへのは双方向8bitにより接続されることになるという。
AMDは明らかにしていないが、OEMメーカー筋の情報によれば、AMDはHammerではDDR SDRAMのメモリコントローラを内蔵させる予定であることもわかっており、今回のプレゼンテーションでだいぶHammerファミリーの詳細が見えてきたといっていいだろう。
□関連記事
【7月25日】AMDなど、HyperTransport技術の普及に向けコンソーシアム設立
http://pc.watch.impress.co.jp/docs/article/20010725/hyper.htm
(2001年7月25日)
[Reported by 笠原一輝@ユービック・コンピューティング]