 |
|
●Timna系列はすべて白紙に
どうやら、Intelは「Timna(ティムナ)」という製品の開発をキャンセルしたというより、統合CPU戦略全体を白紙に戻したらしい。現時点では、まだ詳細はわからないが、ある情報筋によると、Intelは今後も当面は統合CPUの計画がないと説明しているという。Intelは、統合型のIA-32 CPUで、バリューPCだけでなく、将来的には情報家電(Information Appliance)市場も開拓するつもりでいた。そのため、統合CPU系列のキャンセルは、Intelの根幹戦略に大きな影響を与えると見られる。
Timnaファミリには、8月のIDFで概要が説明された第1世代のTimna(AステップとBステップがある)と、来年中盤に投入が予定されていたグラフィックスコア拡張版の「Timna+」があった。また、0.13μm世代でも統合CPUが計画されていたフシがある。しかし、現在の情報では、少なくともすべてのTimnaはキャンセルされており、将来も統合CPUがないということなら、0.13μm版も白紙に戻っていることになる。
●Timnaの抱えていた技術上の問題
まず、Timnaのキャンセルだけに限ると、大きな理由は2つあるようだ。それは、メモリインターフェイスの問題と、マーケティングの問題だ。
Timnaの抱えていた技術的な問題は、RDRAMインターフェイスを採用してしまったことだ。Intelは、Timna登場までにRDRAMのコストと供給量がバリューPCの求めるレベルに達すると見ていた。しかし、現実的に現在のRDRAMのコストと供給はバリューPCに採用できるものではない。そのため、Timnaでは「Memory Protocol Translator (MPT)」と呼ばれるRDRAM→SDRAM変換チップを使い、PC100 SDRAMをサポートすることになっていた。
このMPTは実際にはIntel 820チップセットでSDRAMをサポートできるようにした「MTH(Memory Translator Hub)」チップのステッピングアップ版(実際にはMTHのC3ステップらしい)だ。MTHは知っての通りトラブルで回収となってしまったわけだが、IntelはMPTで問題の解決を図っていた。IntelのOEMメーカーによると、ステップを変えるだけでなくパッケージを変えて(Vss/Vccのボール数を増やした)ノイズの低減を図ったと言われる。しかし、先週、IntelはOEMメーカーに、このMPTでも問題を完全には解決できず、さらにステッピング(D0?)が必要となるため、Timna自体をキャンセルにすると伝えてきたらしい。
●マーケティング上も問題が大きかったTimna
MPTというアキレス腱を抱えていたTimnaだが、Timnaのキャンセルの主な理由は、技術上の問題よりマーケティング上の問題のようだと言うOEMも多い。複数の情報筋によると、IntelはOEMに対してTimnaの価格設定をCeleron + Intel 810E相当に設定すると提案していたらしい。また、Intelは、来年中盤からはCeleronとTimnaをほぼ同じクロックで供給する計画でいた。つまり、OEMには同クロック帯に同コストでTimnaとCeleron + i810Eの選択肢があり、ニーズに応じて使い分けて欲しいという提案だったようだ。
しかし、両構成を比較するとTimnaの利点は小さい。例えば、構成チップ数を比較すると次のようになる。
◎Celeron＋i810E 4チップ構成
Celeron
GMCH(Graphics Memory Controller Hub)チップ
ICHチップ
FWHチップ
また、Intelにしても、CeleronとTimnaの2ライン構成にすることの利点が少なかった。それは、MPTという余計なチップが増えたことで、Intel側のコストに関してもTimnaの有利が薄れていたからだ。逆に、2系列の製品があることで複雑になる要素の方が多い。しかも、Timnaは利幅の小さなバリューPC向け製品と来ている。苦労しても、それに見合うだけの利幅は取りにくいというわけだ。
こうした背景を考えるとTimnaはマーケティング上の問題も大きく、MPTの件はむしろ言い訳だった可能性すら考えられる。
●なぜTimnaは完全に消えたのか
では、IntelがTimnaだけでなく、統合CPU計画全体を止めたとすれば、その理由は何だろう。TimnaのメモリインターフェイスがRDRAMであることが問題なら、SDRAMインターフェイスを統合して設計し直せばいいのではないのか? ところが、そう簡単には行かない。
まず半導体製品では、開発開始から製品化までのリードタイムが長いことを考慮する必要がある。IntelがTimnaのメモリインターフェイスを変えるとしたら、ゼロからスタートして製品出荷まで1年はかかる。そのため、Intelが今からスタートするなら、新Timnaの登場は2001年後半の冬商戦となってしまう。ところが、その時点になると、SDRAMベースのTimnaは製品としての魅力に乏しくなってしまう。なぜかというと、Intel以外のチップセットベンダーの予定通りなら、市場にはDDR SDRAMベースの統合チップセットが多数登場しているからだ。
グラフィックスとCPUがメモリを共有する場合、メモリ帯域の不足がピーク性能を落とす主な原因になる。特に3Dグラフィックス性能は、メモリ帯域が狭い場合に性能が出ない。そのため、チップセットベンダーは、DDR SDRAMベースにすることで、この問題を解決しようとしている。その中へTimnaをSDRAMベースで投入しても、性能的には見劣りしてしまうだろう。しかも、IntelはDDR SDRAMのサポートをまだ決定していない。
それから、Intelは2001年後半から0.13μmへ製造プロセスのシフトを始める。2002年の中盤にはローエンドCPUまで0.13μmになり始めるだろう。そう考えると、Timnaを0.18μmベースで開発するのは無駄が多い。その分のリソースを0.13μm版につぎ込んだ方が効率がいいことになる。
では、0.13μmでDDR SDRAMをサポートしたTimnaを開発すれば問題は解決かというと、そうも行かない。それは、DRAMの動きが流動的で、DDR SDRAMの先行きにも不鮮明な部分があるからだ。RambusのDDR SDRAMに対する知的所有権の問題ひとつだけでもやっかいだ。DRAM規格の動向は、以前よりもずっと流動的になっており、DRAMコントローラ側はフレキシブルに対応する必要がある。
ここから先は想像だが、Intelは、CPUにメモリインターフェイスを統合するのは得策ではないと判断した可能性がある。Timnaの場合は、CPU自体には何も問題はなく、メモリの選択を間違っただけで、膨大な投資をしたCPUをスクラップにしなければならなくなった。このリスクを回避するには、やはりメモリインターフェイスはCPUから切り離しておくほうがいいと考えた可能性がある。
CPUは開発にかかるしリードタイムが長い。それに対して、メモリインターフェイスやグラフィックスは、業界の動向に応じてフレキシブルに変える必要がある。つまり、開発サイクルがマッチしない、そのための問題が大きいとIntelは判断したのではないだろうか。おそらく、今後Intelが統合化を図るとしても、それはCPU側ではないだろう。チップセット側でチップ数を減らす方向へ向かうのではないだろうか。例えば、GMCHとICHを統合するとか、ICHにフラッシュを混載してFWHを統合してしまうといった方向性はある。
（2000年10月2日）
[Reported by 後藤 弘茂]
