|
|
 |
| VIA Technologiesの社長兼CEO ウェン・シー・チャン氏 |
開催期間：2月24日～3月1日
VIA Technologies（以下VIA）は2月25日（現時時間）に、CeBIT会場において同社初のx86プロセッサ「Cyrix III」に関するプレスカンファレンスを開催した。これまでJedai、Gobi、Joshuaとさまざまなコードネームで呼ばれて、所有者もCyrix、NationalSemiconductor、VIAと次々に変わってきた同製品だが、ついにその詳細が明らかになった。
同時に同社はIntelの統合型CPUであるTimnaに対抗する統合型CPUの計画があることを明らかにした。
●Timna対抗の統合型CPUのコードネームはMatthew
最初に壇上に立ったVIAの社長兼CEO ウェン・シー・チャン（Wen Chi Chen）氏は、「'99年はVIAにとって飛躍の年となった。特にPC133 SDRAMをサポートしたApolloPro133シリーズを核としたチップセット事業は大成功を納めた」と述べ、'99年の成功を振り返ると同時に2000年の目標として「市場にPCに関するすべてのコンポーネントを供給するメーカーとなり、かつローコストな製品を供給することでPCの裾野を広げていきたい」と述べ、今後もVIAが低価格PCの市場に注力していくという方針を明らかにした。また、同時にチャン社長はVIAの強みについて述べ、「VIAの強みはファブレス企業であること。ローエンド市場では身動きが軽いファブレス企業だけが成功していける」と述べ、既存の大メーカーと比較したVIAの強みを強調した。
さらに、チャン社長は「当社ではチップセットとその周辺部分の統合をこれまでも押し進めてきた。今後はCPUも含めて統合されていくという方向に向かっていくだろう」と述べ、ローエンド市場では各チップの統合が鍵になるという見通しを明らかにし、さらに「当社のCPUは今後Samuel1（サミュエルワン）、Samuel2（サミュエルツー）、そしてチップセットとCPUを統合したMatthew（マシュー）へと進化していく」と同社の製品ロードマップについても明らかにした。チャン社長のスピーチの中ではこれらの詳細は語られなかったものの、スピーチ終了後に筆者がテクニカルマーケティングマネージャのリッチ・デロッシ氏に確認したところ、以下のような詳細になっているという。
■Samuel1 WinChip4コア、Socket 370、L2キャッシュ無し、2000年後半
■Samuel2 WinChip4コア、Socket 370、L2キャッシュ（256KB）オンダイ、2001年前半
■Matthew コア未定、ソケット未定、CPU/グラフィックスコア/ノースブリッジが1チップに、DDR SDRAM/SDRAMサポート、時期未定
Samuel1とSamuel2の差はL2キャッシュの有無で、Samuel1にはL2キャッシュが搭載されていないという。これは１つにコストの問題と消費電力をおさえるためだという。Samuel1に関してはこうしたコスト・消費電力などが問題になるさらなるローエンド市場やモバイルなどを狙っていくということだ。さらにSamuel2は元々言われていたオリジナルのSamuel相当で、こちらが現在のCyrix IIIの後継となる。
なお、Matthewの詳細に関してだが、実際のところほとんど決定されていないというのが現実のようだ。どのチップセットと統合するのか、どのグラフィックスコアと統合するのか、出荷時期などは明らかにされなかった（デロッシ氏は個人的な見解だがと断った上で、「たぶん2001年中だろう」とは述べた）。ただし、チャン会長はMatthewがDDR SDRAM/SDRAMの両方に対応していることを明らかにしているので、おそらくVIAが2001年に計画している統合型チップセットApollo PM266（DDR SDRAMをサポートし、グラフィックスコアにS3のSavage2000を採用）とCyrix、Centaurのいずれかのコアが統合される可能性が高いと言えるだろう。なお、採用されるCPUコアがCyrixのコアがベースになるのか、Centuarのコアがベースになるのかも「現時点では決めていない。その時点で最もよいものを採用する」（デロッシ氏）とその詳細はまだほとんど白紙という印象を受けた。
このMatthewはもちろんインテルの統合型CPUであるTimna対抗となる。インテルはOEMメーカーに対してTimnaのリリースは2000年の9月と説明しており、現時点ではリリース時期もスペックも不透明なVIAに比べてアドバンテージがある。VIAがこの劣勢をはねのけてIntelに対抗していくのはかなりの困難が予想される。
●整数演算ではCeleron相当のパフォーマンスを発揮
 |
| テクニカルマーケティングマネージャ リッチ・デロッシ氏 |
★実行ユニット
スーパーパイプライン（7ステージ）
スーパースケーラ（2イッシュ）
4MBのページング
複数の分岐予測
動的実行
★FPU
パイプライン化
3DNow!テクノロジに対応
MMXとFPUを同時に実行可能
★キャッシュ
L1キャッシュ
・64KBのデータキャッシュ
・デュアルポート
・ライトバック
・4ウェイセットアソシエイティブ
L2キャッシュ
・256KB（オンダイ）
・8ウェイセットアソシエイティブ
★プロセッサバス
P6バス（66/100/133MHz）
すべてのP6バスで利用可能（VIA、Intel、ALi、SiS）
GTL+のI/Oを利用
★製造プロセス・パッケージ
0.18μmプロセス
CPGA（370ピン、Socket 370）
 |
 |
| Cyrix IIIのアーキテクチャ | VIAが公開したベンチマーク結果 |
(1)FPUがパイプライン化された
(2)3DNow!に対応した
(3)L2キャッシュがオンダイになった
(4)Socket 370に対応した
もともとCyrix IIIは「Cayenne」のコードネームで呼ばれるCPUコアが元になっている。Cayenneの性能は、MIIとさほどかわらないことが明らかにされており、予定通りの性能と言えるが、ややインパクトに欠ける印象だ。
パフォーマンス面で注目されるのは、L2キャッシュのオンダイ化で、整数演算の性能が向上する。デロッシ氏はスピーチの中で整数演算の性能が結果に大きな影響を与えるBusiness Winstone 99の結果を明らかにし、「Cyrix IIIはP-Ratingで同等のCeleronとほぼ同じ性能を実現している」と強調した。その結果によると、Cyrix III PR533とCeleron 533MHzのスコアは同等であるということだ。
ただし、浮動小数点演算を利用するアプリケーションにおけるベンチマークのスコアは明らかにされなかった。FPUに関する強化では目新しいのはパイプライン化と3DNow!への対応ぐらいで、やはりMIIと同じように、あまり浮動少々数点は高くないのではという疑問が生じる。実際にスピーチ終了後に筆者が「P-Ratingの根拠はなんだ？」という質問をぶつけてみたところ「Business Winstoneの結果だけだ」（デロッシ氏）という答えが帰ってきた。3DNow!に対応したアプリケーションを利用することで少しはカバーされる可能性は残されているが、やはり浮動小数点演算ではCeleronに及ばない可能性が高い。その点に関してデロッシ氏に確認したところ「確かにFPUに関してはCeleronに劣る」ということは認めた。しかし、どの程度劣っているのかという点に関しては明らかにしなかった。
浮動小数点演算が劣っていることが分かっている以上、そのベンチマーク結果を示さずにBusiness Winstoneの結果だけのみを明らかにしたことはあまりフェアとはいえない。最近のアプリケーション（特に3Dゲームなど）では浮動小数点演算が多用されることが多く、現在のようなP-Ratingの使い方が公平な使い方であるかどうかに関しては今後も議論を続けていく必要があるだろう。
とにもかくにも、VIA初のCPUとなるCyrix IIIが発表された。問題はVIAのCPUビジネスが利益を生むビジネスになるのかという点だが、今回の発表では具体的なOEMメーカーに関しては明らかにされなかった。ただし、チャン社長によると「多くの問い合わせがある」とのことで、早く実際の製品が登場することを期待したい。
VIAブースでの展示
 
Cyrix IIIを採用したデモマシン |
VIAのCyrix IIIのリアルサンプル |
| |||
（2000年2月28日）
[Reported by 笠原一輝@ユービック・コンピューティング]