■元麻布春男の週刊PCホットライン■ Intelミュージアム/ラボ見学記 ～4004電卓から最新技術まで

Intel本社のあるROBERT N. NOYCE BUILDING

　米国時間6月11日に開かれた「Research@Intel」の翌日、Intelは海外から訪れたプレスを対象にSanta Claraにある本社施設の見学ツアーを開催した。この見学ツアーに含まれるのは、本社施設であるROBERT N. NOYCE BUILDINGに併設されている「Intel Museum」と、ROBERT N. NOYCE BUILDINGの裏手にあるSC12に設けられた2つのラボ、「Silicon Photonics Lab」と「Tera-scale Demo Lab」の見学である。

　実を言うと、筆者がIntel Museumを訪れるのは2回目のことだ。IDFがSanta Claraの隣町であるSan Joseで開催されていた2000年代初頭、本社地区にあるD2(フラッシュメモリの開発用ファブ、今年でその役割を終える)とセットで見学したことがある。もう5年ほど前のことだから、どんな展示物があったのかハッキリ覚えていない。5年もあれば展示物も新しくなっているだろうし、楽しみにしていた。

　Intel MuseumのあるIntel本社へは、自動車を使うのが一般的だが、その気になればバスで行くこともできる。本社が面するMission BlvdにはVTA(Santa Clara～San Jose地域を運行するバス会社)の60番、140番、330番のバスが運行しているが、140番と330番は平日の通勤・通学時間帯のみに限られる。CalTrainのSanta Clara駅、あるいはLight RailのOld Ironside駅から60番のバスを使うのが一番便利だろう。

　Museumの入り口は、本社のメイン玄関の左側。うっかりすると見落としそうなくらい地味な入り口がある。日曜と祝日は休館であること、バックパック等の大型のカバンの持ち込みが禁じられている点に注意が必要だ。自動車での来館を予想しているのか、館内には売店はあるものの、荷物を預ける施設はない。

Intel Museumの入り口	開館時間は平日が9時から6時、土曜日が10時から5時で日曜祝日はお休み

　館内は、Intelの創立に関する歴史的な展示、製品の歴史、半導体の製造工程を順に追った形となっている。さすがに5年前とは展示が一新された印象だ。目についた展示をいくつか紹介すると、まずは最初のマイクロプロセッサとなった4004関連の展示。単にチップが飾られているだけでなく、4004を生み出したビジコンの電卓も展示されている。

　5年前に絶対になかった展示の1つは、「ムーアの法則」が最初に掲載されたElectronics誌の'65年4月19日号だ。ムーアの法則40周年を記念して、2005年にIntelが譲って欲しいと全世界から募集したもので、1万ドルの懸賞金がかけられた。そして、英国在住のDavid Clark氏がその求めに応じた、というわけだ。

　その表紙を飾っているのは米国放送界のパイオニアであるDavid Sarnoff氏で、MooreのMの字も見えない。実際、この時点ではまだIntelは設立されておらず、Gordon Moore博士は新興のFairchild Semiconductorの研究部門を統括するディレクターに過ぎなかった。もちろん掲載された論文にも「ムーアの法則」の文字はない。ムーアの法則は後年、他者によってつけられた名前で、Moore博士自身はこのネーミングを「最初あまり気に入っていなかった」と語っていた。

世界初のマイクロプロセッサ4004が使われたビジコン社の電卓	1万ドルで買い取られたElectronics誌'65年4月19日号の表紙

　Moore博士をさそってIntelを創業したRobert(Bob) Noyce博士だが、なぜかIntel Museumに日本語の名刺が、社員証とともに飾られている。肩書きが副会長であることから、会長職を辞した後の名刺だと思うのだが、なぜ日本語の名刺なのだろうか。

　個人的には、Intelの経営者としてのNoyce博士の印象はほとんどない。筆者がこの業界の末端に加わった'80年代半ばの時点で、Noyce博士はSIA(全米半導体工業界)の会長職にあり、Intelの人というよりSIAの人というイメージが強いからだ(Noyce博士は'75年4月でIntel初代CEOを辞し、Gordon Moore博士に譲っている)。

　当時は日米半導体摩擦がまっさかりで、日本の半導体市場開放、そのための数値目標の設定が声高に叫ばれていた。Intelが創業のビジネスであるDRAMから撤退したのも'85年のことだ。そんな時代だっただけに、どうしてもNoyce会長というと、数値目標を突きつけてくる強面の人的なイメージが強くなってしまう。実際にはNoyce会長は「いい人」的なイメージを大切にする人で、後にIntelのCEOとなるAndy Grove氏の方が歯に衣着せぬ人だったらしい。Noyce博士は'90年6月、まだ62歳の若さで帰らぬ人となってしまった。

　そのNoyce博士の名前をとった本社ビルを後にして向かったのがSC12と呼ばれる建物だ。4,000人あまりが勤務するビルで、Santa Clara地区では最大の規模になるという。営業やマーケティングが主体のROBERT N. NOYCE BUILDINGに比べて、セキュリティチェックもワンランク上がる印象だ。

Noyce博士の社員証と名刺	SC12の入り口

　まず最初に見学したのはSilicon Photonics Lab。Intel FellowのMario Paniccia博士が案内してくれた。2005年にIntelは、ラマン効果を用いて継続的にシリコン素子からレーザー光を出力することに成功したと発表している。これは現在マイクロプロセッサを製造しているのと同じ半導体製造プロセスで、光通信素子を安価に製造できる可能性を拓くものであった。

　現在Intelは、このラマン効果を用いたレーザー光源の開発だけでなく、光通信に必要なビルディングブロックの開発を行なっている。1の光源、2の導波路、3のモジュレーター(変調器)、4の受光器(光検出器)、5の組み立て技術、6がシリコン光素子の製造に適したCMOS技術だ。大ざっぱに言うと、光源から発生したレーザー光を導波路によってモジュレーターへ導き、そこでレーザー光を変調してデータを加え、変調されたレーザー光を導波路で受光器に導き、そこでデータを取り出す、という流れだ。

Intel FellowのMario Paniccia博士	Intelが進めるSilicon Photonics(シリコン光素子)研究のビルディングブロック

　下の写真左に示したのが、40Gbpsに対応した受光器(左、2007年9月発表)と40Gbps対応のモジュレーター(右、2007年7月発表)だ。モジュレーターの写真を少し補足すると、上下に設けられた4つのコネクタはデータを取り込む部分で、ここから光が出るわけではない。実際のモジュレーターは、中央部(X字の交点)の小さな黒っぽい長方形の部分で、ここをレーザー光が通過する(写真だと左右方向)際にデータが変調される。要するにモジュレーターそのものはかなり小さい。

　下の写真中でPaniccia博士が持つのは、200Gbpsに対応したトランスミッタ。ちょうど指で示している灰色の長方形の部分に、8つのモジュレーターが収められている。1つのモジュレーターは25Gbpsで、合計200Gbpsになるというわけだ。このモジュレーターを上に示した40Gbpsのものにアップグレードすれば320Gbpsになるわけだが、すでに1Tbpsまでのロードマップはできている、ということであった。

　このSilicon Photonics Labで興味深かったのは、QPIを光で置き換えるための基礎研究がすでに行なわれていることだ。QPIというのは、NehalemでFSBに代わり採用される予定のチップ間接続技術。シリアルバス技術をベースにしているため、将来的に光を用いたインターコネクトへ移行することも容易だとは聞いていたが、具体的に「もの」として目の当たりにすると迫力が違う。

40Gbpsに対応した受光器(左)とモジュレーター(右)	200Gbps対応のトランスミッタについて説明するPaniccia博士	QPIのオプティカル化のテストビークル(Springville/XIO3)。銅製のヒートシンクがついた2つのチップ間が光で接続されている

　もちろんだからといって、この研究が光QPIの実用化に直結している、というわけではないらしい。光QPIでシステムを起動するシミュレーションや、レーザーの出力レベルが変動した場合の挙動など、まだまだ研究の段階にあるとのこと。製品化の目標は2011年から2013年あたりということのようだが、まだ5年も先と見るか、あと5年でと見るかは人それぞれだろう(筆者は、あとたった5年で、という方だが)。

　一方、Tera-scale Demo Labの案内をしてくれたのは、Corporate Technology GroupのSean Koehl氏だ。Tera-scale ComputingはIDFでもたびたび取り上げられる技術テーマであり、80コアのTeraflop Research Chipはすでに有名だ。Video Super-resolution(低解像度のビデオを画質の劣化をほとんど感じさせないように拡大する技術)、Sport Highlight Detection(スポーツのハイライトシーンを自動的に抽出する技術)、Interactive Ray Tracing(レイトレーシングをゲーム等のリアルタイムアプリケーションに応用)、さらにはResearch@Intel Dayでも紹介されたCtなど、IDF等で紹介されたデモも少なくなかった。

80コアのTeraflop Research Chip	Teraflop Research Chipのテストリグ

　これらの多くは、4wayのクアッドコアXeonプロセッサ(Canelandプラットフォーム、16コア)で動作しているものが大半のようだ。言い換えればホモジニアスなマルチプロセッサ／マルチコア環境でのデモだったわけだが、唯一Accelerator Exoskeletonのデモはヘテロジニアスなマルチプロセッサ／マルチコア環境を意識したものだった。

　そのデモはカメラで撮影された画像に重ねて、CGの玉(Intelロゴの入った白い球体)を画面上から落とし、それを手で払いのけるしぐさをすると、実際に玉が払いのけられた方向に飛んでいく、というもの。このデモシステムにどのような「アクセラレータ」が使われているのかは分からなかったが、ソフトウェアとして、従来のデバイスドライバモデルではなく、Accelerator Exoskeletonと呼ばれるものが使われているとのことだった。

　Accelerator Exoskeletonでは、アクセラレータとCPUは仮想メモリ空間を共有する。また、専用のライブラリを提供することで、アプリケーションからOSを介さずに、アクセラレータにアクセスすることが可能になる。要するに、デバイスドライバが必要となる外付けのデバイスではなく、CPUの拡張命令(MMXやSSEのような)として、アクセラレータの機能を利用できるようになる、ということらしい。大量のソフトウェア資産を持つx86と、互換性のしばりのないアーキテクチャのプロセッサを融合させる技術とも言えるだろう。これとCtを組み合わせられれば、アーキテクチャの自由度は格段に向上しながら、プログラマの負担はほとんど増やさずに済む。そんな時代がくるのもそう遠い話ではないようだ。

リアルタイムRay TracingによるQuake 4のデモ	スポーツのハイライトを自動抽出するデモ。対戦チーム名が……	Accelerator Exoskeletonのデモ。ディスプレイの上から降ってくるIntelロゴ入りの玉を手で払いのけたりすることができる

□関連記事
【6月13日】【元麻布】9年前のアイディアから生まれたAtom
http://pc.watch.impress.co.jp/docs/2008/0613/hot554.htm
【2001年11月15日】Intel、4004誕生から30周年を発表
http://pc.watch.impress.co.jp/docs/article/20011115/intel.htm
【2003年7月18日】Intelの35周年にちなんだ画像を公開
http://pc.watch.impress.co.jp/docs/2003/0718/intel.htm

□バックナンバー

(2008年7月1日)

[Reported by 元麻布春男]