記者会見の出席者。左からエルピーダメモリ取締役兼COOの大塚周一氏、エルピーダメモリ取締役兼CTOの安達隆郎氏、Qimonda AG Senior Vice PresidentのFrank Prein氏、キマンダジャパン代表取締役社長の馬場久雄氏

4月24日 発表

　エルピーダメモリ株式会社と独Qimondaは24日、都内で記者会見を開催し、最小加工寸法が40nmと微細な次世代DRAMセルの共同開発で覚え書きを締結したと発表した。

技術提携に関する覚え書きの概要。すべてのIP(知的財産権)を相互にフリーで利用することで、開発期間の短縮を図る

　DRAMチップの製造コストはチップ面積に大きく左右される。チップ面積が小さい方が、基本的に製造コストが低い。DRAMはメモリセルアレイと周辺回路で構成されており、メモリセルアレイはチップ面積の40～50%を占める。つまり、DRAMセルを小さくすることが、DRAMチップを安価に製造することにつながる。

　DRAMセルの大きさは、製造の最小加工寸法を単位として表現することが多い。最小加工寸法をFとすると既存のDRAMセルは8×F×F(8×Fの2乗)の大きさがあった。エルピーダは、これを6×Fの2乗に縮小しようとしている。

　エルピーダとQimondaが共同開発で狙うのは、さらに小さな4×Fの2乗の大きさのメモリセルである。8×Fの2乗のメモリセルを使ったDRAMチップに比べると、チップ面積がおよそ30%減になる。40nm技術によるDRAMセルの共同開発は2010年までに完了し、2011年にはDRAMチップの量産を始める計画である。

　共同開発の拠点はエルピーダメモリの広島工場とQimondaの独ドレスデン工場。相互に技術者を派遣する。両者の会話や文書などには英語を使う。

　エルピーダメモリとQimondaは、共同開発以外の提携の可能性についても議論していく。お互いの製品を生産することでセカンドソースとなる、合弁工場を建設する、シリコン貫通電極技術によるチップ積層型パッケージを共同開発する、次世代メモリを共同開発する、といったテーマが現在は挙がっている。具体的なことは決定していないものの、前向きに検討していく。

共同開発するDRAMセルのイメージ(左側)。セル選択トランジスタにキャパシタが積み重なる3次元構造をしている。エルピーダメモリのスタック型キャパシタ技術とQimondaの金属ゲートトランジスタ技術(高誘電率膜を使わないタングステン(W)ゲート技術)を組み合わせていく	DRAMセルの平面図とセルの大きさの違い。ワード線とビット線の交叉点にキャパシタを配置することでセル面積を縮小する
エルピーダメモリのプロセス技術開発ロードマップ。45nmまではエルピーダメモリが独自に開発しているプロセス技術を量産に使う。40nm以降はQimondaと共同開発したプロセス技術を利用する予定	両社の提携によるメリット

□エルピーダメモリのホームページ
http://www.elpida.com/ja/
□ニュースリリース
http://www.elpida.com/ja/news/2008/04-24.html
□Qimondaのホームページ(英文)
http://www.qimonda.com/
□ニュースリリース(英文)
http://www.qimonda.com/about/press/releases/04_2008_Qimonda_Elpida_e.html?query=*&sort=date-released&category=&searchroot=

(2008年4月25日)

[Reported by 福田昭]