nano tech 2008レポート【東芝/Samsung/日立編】

会期：2月13日～15日

会場：東京ビッグサイト

　nano tech 2008は、ナノテクノロジーに関する総合展示会・技術会議で、今回が7回目の開催となる。nano techは年々規模が拡大しており、今年は国内から324企業/団体、海外23カ国から198企業/団体が出展し、史上最大規模で開催された。ナノテクノロジーとは、ナノメートル(1mの10億分の1)オーダーの構造(例えば、結晶の大きさや膜厚、粒子の直径など)を持つ物質を創製すること、およびそれらの物質を組み合わせて、デバイスやマイクロマシンなどを創製する技術の総称である。

　nano tech 2008では、ナノテクノロジーを利用した最新デバイスや材料から、ナノレベルの加工を実現するための超微細加工技術、評価用の機器など、さまざまな展示が行なわれていた。ここではその中から、本誌読者の関心が高いと思われるIT関連の話題を取り上げたい。

●3D超高速メモリや3Dクロスバーなどを展示した東芝

東芝ブースで行なわれていたプレゼンテーション。SoCの性能ボトルネックとなっているのは、プロセッサコアやキャッシュ、メインメモリ、バス回路である

　東芝ブースでは、現在のSoCの性能向上を妨げているボトルネックを解消する新しいアーキテクチャに関する展示が行なわれていた。東芝によると、SoCの性能ボトルネックとなっているのは、プロセッサコアやキャッシュ、メインメモリ、バス回路であり、メモリについてはTiOxを利用した3D超高速メモリ、バス回路については3Dクロスバーバスを採用することで、性能を大きく向上できるという。3Dクロスバーのスイッチには、CNTトランジスタの利用が想定されている。これらの新アーキテクチャの採用によって、同じ微細化技術でも、演算性能は従来の20倍以上に向上するという。

　そのほか、SiCセラミックス同士を強固に接合するナノ構造接合技術や物体の内部構造を撮影できるX線/中性子線カラーI.I、ポータブル機器向けの燃料電池、熱電発電システム、NANDフラッシュを積層させた3次元NANDフラッシュ、DNA自動検査装置などの展示が行なわれていた。

3D超高速メモリは、これまでの2Dメモリとは異なり、n×n個のデータを面状に読み出せるため、バンド幅が大きく拡大する	3D超高速メモリは、コアを小型化してマルチバンクとし、クロスバーでバスとつなぐことで、データ幅を広げることが可能	3D超高速メモリを実現する材料として、TiOxが有力な候補となっている
カーボンナノチューブFETをSi基板上に作製するプロセス	カーボンナノチューブの電気的特性の計測結果。カーボンナノチューブをインターコネクトとして利用できることが実証された	オンチップバスの比較。従来のバスは一長一短があるが、3Dクロスバーは、遅延、スループット、実装面積ともに優れている
3Dクロスバーバスの構造。スイッチとしてカーボンナノチューブFETを使うことが想定されている	3Dクロスバーバスの応用例。メモリとプロセッサコアを直接クロスバーバスで接続することができる	3Dクロスバーの採用により、微細化により影響が大きくなってきた配線遅延を1,000分の1以下に減少させることが可能
これらの技術の採用によって、従来に比べてIPSを20倍以上に高めることが可能になる	プレゼンテーションのまとめ。CMOSとポストSiを混載し、新しいアーキテクチャを利用することで、同じ微細化技術で20倍以上の演算性能が実現できることが予測された	ポストSiナノアーキテクチャの構造図
3Dメモリでは、RAMをプロセッサの配線部に3次元積層することが可能で、100倍以上にバンド幅を向上できる。また、3Dクロスバーバスにより、コア間の転送速度をCMOSのままでも100倍以上、CNTトランジスタを利用すればさらに100倍以上に高めることができる	3次元積層ポストSiメモリの試作チップ	SiCセラミックスの「ナノ構造接合技術」に関する説明。接合部に反応焼結SiCを生成させることで、従来の2倍の曲げ強度を実現する
ナノ構造接合技術を利用した接合例。左が接合前で右が接合後。継ぎ目はほとんど見えない	こちらもナノ構造接合技術を利用した接合例。矢印の部分で接合している	X線カラーI.Iを利用した「ナノ検査技術」。電球型蛍光灯とスプレー缶の内部の様子がくっきりと映し出されている
携帯電話の内部も、色分けして映し出すことが可能	奥が9インチカラーI.I。手前が4インチカラーI.I。左にあるのは被写体として利用した電球やスプレー缶	X線と中性子線による動画撮影の違い。中性子線を利用すると、金属缶の中に入れた玩具から噴き上がる噴水の様子がよくわかる
中性子線を利用すれば、動いているエンジン内部の様子を観察できる	カラーイメージングの原理。3色で発光する独自の蛍光体の開発により、測定レンジを2桁拡大した	カラーで発光するマルチカラーシンチレータ。右はカラーI.Iに使われている出力蛍光窓
【動画】X線による高速度撮影。撮影間隔は200μ秒で、電球が割れる瞬間がよくわかる(MOV形式2.62MB)	【動画】同じくX線による高速度撮影。スプレー缶を落下させると中の球が浮き上がり、しばらく静止していることがわかる(MOV形式/7.38MB)	パルスX線を利用することで、超高速現象の撮影が可能になる
超高速現象の撮影例。パルスX線により、高速回転体もぶれずに撮影が可能	パルスX線を利用することで、保温材の中のソケットを鮮明に撮影できる	X線顕微鏡撮影。従来のモノクロI.Iに比べて高い分解能を実現しており、400nmの線幅も識別できる
中性子による撮影では、X線では観察できない金属中の水素やリチウム、ボロンなど中性子と反応する特有の気体や液体、粉体の様子をリアルタイムで撮影できる	中性子用カラーI.Iを利用すれば、燃料電池中を流れる水素ガスの様子も撮影できる	中性子用カラーI.Iの仕組み。基本構造はX線用カラーI.Iと同じだが、反応面の材質が異なる
燃料電池の特徴。充電が不要なので、すぐに使えることがメリットだ	開発中のノートPC用燃料カートリッジ(左)と燃料電池内蔵ノートPC(右)	左がギネスに認定された世界最小燃料電池。中央が燃料カートリッジ、右が燃料電池内蔵ポータブルメディアプレーヤのモックアップ
熱電発電システムの特徴。温泉などの地熱を利用して、発電を行なうことができるだ	ナノレベルの結晶制御によって、熱電変換材料の効率を上げ、連続運転により太陽光発電を上回る発電量を実現している	下が熱電変換材料。上が実際の熱電変換モジュール
熱電発電の概念をデモするために作られた手のひらファン。こちらは、市販のペルチェ素子を利用している	【動画】手のひらファンを手のひらに載せることで、体温と室温の温度差によって発電が行なわれ、ファンが回転する(MOV/733KB)	結晶の方向を一方向に制御することで、高効率化を図っている
工場やゴミ処理場などで生じる未利用熱を回収して発電を行なう熱電発電システムの模型	積層メモリの高集積化方法の解説。他社の方式に比べて、東芝の積層メモリは、簡単な工程で集積度を高められることが特徴	3次元NANDフラッシュの構造模型
3次元NANDフラッシュの電子顕微鏡写真。左がメモリアレイ部。右がメモリアレイ端	3次元NANDフラッシュの試作ウェハ	二重接合トンネル膜を利用したメモリセルの構造。ゲート長15nmでメモリセルの動作を実証した
トンネル膜に量子ドット構造を導入することで、1チップで100Gbitを超えるメモリ容量を実現できる	DNA自動検査装置「Genelyzer」。個人のDNA情報を基に一人一人に最適な診断・治療を提供するテーラーメイド医療の実現に貢献する	Genelyzerで利用するDNAチップ。チップにはプローブDNAが生やされており、相補的な配列を有する検体DNAのみ結合する

●Samsungは64Gbitフラッシュメモリなどを展示

メモリに関する展示を行なっていたSamsungブース

　Samsungのブースでは、DRAMやフラッシュメモリなどのメモリデバイスが展示されていた。16チップを集積するMCPや50nmプロセスによる1Gbit DDR2 DRAM、30nm相当のプロセスで製造された64Gbitフラッシュメモリなどのウェハーや製品が展示されていた。

　Samsungは'99年以降、毎年フラッシュメモリ1チップあたりの容量を倍増させてきているが、これはムーアの法則をも上回る驚くべきペースだ。2010年頃までは、製造技術の進歩でカバーできるが、それ以降については、構造や材料の革新が必要になるという。また、ビデオメモリについても、GDDR1→GDDR3→GDDR4と進化を続けており、2008年には3.2～5.0Gbpsを実現するGDDR5が登場予定という。

1つのパッケージに複数のチップを積層するMCPやウェハーレベルで積層するWSPの解説。MCPでは16チップの積層が、WSPでは8チップや9チップの積層が実現できている	16チップを積層するMCP用のウェハと実際の製品	SamsungのDRAM技術の解説。世界で初めて50nmプロセスによる1Gbit DDR2 DRAMを製造したほか、60nmプロセスでの2Gbit DDR2 DRAMや、6Gbpsの転送速度を実現した512Mbit GDDR5 DRAMも製造している
50nmプロセスによる1Gbit DDR2 DRAMのウェハと実際の製品	ビデオメモリとして使われるGDDRのロードマップ。2008年には3.2～5.0Gbpsを実現するGDDR5が登場予定	フラッシュメモリのロードマップ。毎年で2倍に増加という、ムーアの法則を上回るペースで容量が増え続けており、2007年には30nm相当のプロセスで製造される64Gbitチップが登場した
Samsungは、CTFと呼ばれるフラッシュメモリの新構造や、DPTと呼ばれる製造プロセスの新技術を考案した	30nm相当のプロセスで製造された64Gbitフラッシュメモリのウェハーと実際の製品	MLCフラッシュメモリとSLCフラッシュメモリ、SRAM、ロジックを1つのチップに集積した「Flex-OneNAND」の解説。通常のMLCフラッシュメモリに比べて、リード/ライト速度が大幅に向上している
4Gbit Flex-OneNANDのウェハと実際の製品	メモリー市場の動向。時代を経るごとに多様なメモリが登場し、応用範囲も広がってきている	プロセスルールのロードマップ。2010年までは製造技術の進化の時代で、2010～2020年はナノ構造の革新の時代、2020～2030年はナノ材料の革新の時代になると予測される

●日立は10TBを超える大容量磁気テープや500GBを実現するポスト「Blu-ray」に関する展示を行なう

　日立は、東京工業大学と共同で開発したナノグラニュラ大容量磁気テープの展示を行なっていた。磁気テープの大容量化には、より小さな粒径で高い保磁力を持つ磁性材料が要求される。新たに開発した対向ターゲット式スパッタ法では、熱に弱い極薄プラスチックフィルム上にスパッタで薄膜を作製することが可能であり、粒径10nm以下というナノ磁性結晶からなるナノグラニュラ磁性薄膜を実現した。この薄膜を利用すれば、カートリッジ1巻あたり10TBを超える大容量磁気テープを実現可能だという。

　現行のBlu-ray Discを上回る容量を持つポストBlu-ray Discについて、レーザー照射時に発生する熱を利用した超解像再生によって50nmピットの再生に成功したことも紹介されていた。超解像度再生と多層化を組み合わせることで、ディスク1枚あたり500GBの容量を実現できる。

日立が東京工業大学と共同で開発したナノグラニュラ大容量磁気テープの解説	磁気テープの大容量化には、より小さな粒径で高い保磁力を持つ磁性材料が要求される	東京工業大学の中川准教授が発明した対向ターゲット式スパッタ法では、熱に弱い極薄プラスチックフィルムにもダメージを与えることなく成膜が可能
ナノグラニュラ磁性薄膜は、粒径10nm以下の微細で均一なナノ磁性結晶でできており、現行品の数世代先の高い記録再生特性を実現。カートリッジ1巻あたり10TBを超える大容量磁気テープを実現できる	ナノグラニュラ大容量磁気テープの試作品。記録再生特性テストもすでに行なわれたとのこと	ポスト「Blu-ray Disc」についての取り組み。レーザー照射時に発生する熱を利用した超解像再生によって、50nmピットの再生を実現。多層化とあわせ1枚あたり500GBの容量を実現可能

　また、TECOナノテクは、電界放出源としてカーボンナノチューブを利用したシースルータイプのディスプレイを展示していた。視野角が広く、低消費電力、温度や湿度変化に強いという特徴を持つため、戸外のインフォーメーションディスプレイやショーウィンドウなどに適しているという。

TECOナノテクが展示していたシースルータイプのディスプレイの解説	カーボンナノチューブを電界放出源として利用することで、高い透視度を実現

□nano tech 2008のホームページ
http://www.ics-inc.co.jp/nanotech/

(2008年2月19日)

[Reported by 石井英男]