Spring Processor Forum 2006レポート

会期：5月15日～17日(現地時間)

会場：米カリフォルニア州サンノゼ
DoubleTree Hotel

【写真01】LSI Logic Consumer Products Group, Consumer Custom Solutions Principal Architectの藤本真也氏

　Session 2の“Next-Generation Licensable Processors & IP”では4つの発表があった。うち3つは(これらも後でレポートするが)ARM系が2つにMIPS32 34Kというごく真っ当な内容だが、LSI Logicの行なった「ZEVIO Architecture」は異彩を放っていた。あまりに内容が日本に偏っており、そのためか会場では質問すら出ない始末。

　ところがEXPOの際には、筆者は見ず知らずの参加者に“KOTOってなんだ?”と聞かれるほどだ。そんなわけで、このZEVIOをご紹介したい。説明はLSI Logic Consumer Products Group, Consumer Custom Solutions Principal Architectの藤本真也氏が行なった(写真01)。

●KOTOとの共同開発

　ZEVIOは、LSI LogicがKOTOと共同開発したSoCプラットフォーム。そう、あの故・横井軍平氏が設立したコトの事である。もともとLSI Logicは、コンシューマ向けASICでは長い伝統を持っており(写真02)、従ってゲーム向けのプラットフォームを作る事そのものにはあまり違和感がない。

　そのコンシューママーケット向けのプラットフォームだが、そもそも微細化を進めていく過程で、開発コストが跳ね上がる傾向がはっきり見えており、昔はともかく、今ではスクラッチでICを起こすのは非常に難しい(写真03)。そのため、コンシューマゲーム向けに必要なIPコアを集積した形で開発コストを下げる、というのがZEVIOの狙いである(写真04)。

【写真02】PS/PS2の時代には、LSI LogicとSCEIはかなり緊密に協力関係を築いていた。人的交流も盛んであり、藤本氏も当時はLSI Logic Japanに在籍しており、調整のために日米を往復しているうちに、LSI Logicに移ることになってしまったそうだ	【写真03】マスクコストを含めたIC製造のコストが0.13μmでまず上がり、90nm世代では更に跳ね上がった(65nm世代は更に跳ね上がる)のは良く知られているが、負けず劣らず掛かるのが検証コストである	【写真04】日本ではお馴染みというか違和感が無い採用例だが、特にEdutainmant Toolsに関しては米国では非常に理解しづらいらしく、聴衆の反応は「??」だった

　では具体的にはどんなアプローチかというと、ここは普通のSoCらしく、既に検証済のIPコアで必要な機能を用意して、ここに必要な回路を追加するというアプローチだが、注目すべきは“Non-CPU centric architecture”だ(写真05)。

　ZEVIOのコア部分は、メモリコントローラを含む周辺回路一式とバスコントローラから成り、ここにCPUは存在していない(写真06)。とはいえ、ある程度のコアは既に用意されている。CPUとしてはARMとMIPSが、DSPにはLSI LogicのZSPシリーズがあるほか、グラフィックにはKOTOと共同開発した「ZEVIO 3D/2D」と通常のLCDコントローラがあるほか、さまざまな周辺回路がIPとして用意されており、これを組み合わせることで任意の構成が作れる(写真07)。

【写真05】プレゼンテーションでは、“Highly efficient SDRAM memory controller”に力点が置かれ、実際にどんなパターンでSDRAMのアクセスが可能になっているかが詳細に語られた	【写真06】後述するCPUやDSP、3D GraphicsやサウンドはAHB Master Moduleにつながり、一方その他のデバイスがAHB Slave Expansion Moduleにつながる形	【写真07】ZEVIOでターゲットにしているのは、PSPのような高CPU性能、高3D性能のゲーム機ではなく、言ってみればニンテンドーDSとか携帯などに利用されるタイプのゲームということになる。だからこそCPUにARM 7までが並んでいるのだ。とはいえ、ARM 11やMIPS32 24Kまで入ってるあたり、上も狙いたければ狙えるというメッセージではある。IEEE 1394のコアまで用意されているのは珍しい

　実際にZEVIOを中核にどんな構成が取れるか、を示した例が写真08、09である。中核となるZEVIOは変更が無いが、周囲の構成を変えることでElectronic ToyからPortable Media Playerまで簡単に構成が可能になる。

【写真08、09】その気になれば、ニンテンドーDSもまとめて1チップ化できそうな感じであるが、さすがにそこまでやるとダイサイズが大きくなりすぎて製造できないかもしれない

●意外に高度な内部

　意外、というと失礼にあたるのだろうが、興味をそそられたのはSDRAMコントローラと3Dグラフィックである。SDRAMコントローラはプライオリティベースでアクセス可能な12ポートの構成となっており、わずか20Kゲートで収まっている(写真10)。コンサバティブなSDRAMコントローラの例がプレゼンテーションにはあったが、こちらは4ポートで100Kゲートを越える(写真11)としており、その規模の小ささがわかる。

【写真10】まずSDRAMはAHBバスの倍の速度で動かすことで、レイテンシの短縮と転送効率の向上を図っている。LSI Logicの資料によれば、メモリ転送効率は60%にも及ぶとか。加えて、Exact Burst Lengthという新しい信号先を追加して、バースト転送の効率を高める工夫もなされている	【写真11】従来のSDRAMコントローラの例。これは4ポートのAHB用SDRAMコントローラ(おそらく標準的なIPライブラリのものだろう)の先にアービタをつけて、12ポート構成とした例である。100K、という数字が妥当かはやや「?」ではあるが、12ポートのコントローラはあまり例が無いから、それが必要ならいずれにせよ外部にアービタをつけて対処するしかないだろう

　この手のSoCの場合、CPUやDSP、3Dグラフィックなどが要求するメモリをいかにうまく集約するかがハード、ソフト両面での鍵となる。一番楽なのは各コンポーネントが個別に自分のメモリを持つことだが、これは実装コストやピン数の点で非常に厳しい。しかしUMA(Unified Memory Architecture)にすると、実装コストは下がるが、メモリがランダムアクセスに近くなるので性能が上げ難くなり、ソフトからうまく競合しないようなアクセスパターンを工夫してやる手間が発生する。ZEVIOではメモリ転送の実効性能を上げると共に、プライオリティベースのアクセス方法を用意することで、これに対処しているのがなかなか面白い。

　さて、一方の3Dグラフィックであるが、こちらがKOTOとの共同開発の要である。1.5Mpolygon/secを75MHzで実現し、それが20mWの消費電力で済むというあたりは非常に優秀だ。また、3DのAPIにHI Corp.のMascotCapsuleを利用している点も、この製品の目的を如実に示していると言える(写真12)。

　こうした省電力3Dコアながら、ちゃんとGeometory Engine(写真13)とRendering Engine(写真14)が両方搭載されており、見かけよりも遥かに本格的である。これに関しては競合製品との比較も掲載されているが、少ないゲート数と消費電力で高い3D性能を発揮できることが示されている(写真15)。サウンドについても3D音源が搭載されており、アプリケーションに高い自由度を与えている(写真16)。プレゼンテーションでは、これらを組み合わせたElectric ToyのCase Studyが示され(写真17)、低い消費電力と高機能、短TAT(turn around time)を提供できることを示した。

【写真12】フォーマットがFloat16のみ、というあたりが非常に独創的である。余談ではあるが、そもそもZEVIOはこの3Dグラフィックの開発をKOTOと共同で始めた ところから始まっているのだそうだ	【写真13】Geometry Engineでは特にNear clippingがきちんと搭載されていることが大きいという。要するにViewpointのそばのポリゴンは、視界に全部が入りきらない場合がある。Near Clippingなしだとそうしたポリゴンは全体が表示されないが、Near Clippingありでは「ポリゴンの中の見えない部分だけを描画しない」処理が可能になる。PCなど画面が大きくポリゴンが相対的に小さいケースではあまり大きな問題ではないが、画面の小さな携帯などでは重要ということであろう	【写真14】携帯機器向けだから、最近のPC向けのような高度な機能は用意されていないが、必要なものは揃っている。メモリコントローラが、専用VRAMとUMAの両方に対応しているのも、いかにもである

【写真15】Comp.A～Cが何かは当然明かされていないが、Comp.AはARMのMBXではないかという気がする。MBX HR-SにVGPと周辺回路を合わせると概ね800Kゲート程度だし、消費電力は概ね1mW/MHzである。もっともこうした数字は、どんな描画を行なうかでも変わってくるので単純に比較は難しいのだが	【写真16】最近はサウンドも「単に鳴っていればいい」レベルでは済まなくなって来ている。携帯はともかく、ゲームやメディアプレーヤーでは3D擬似サラウンドとかを謳い文句にしようとしているベンダーはいくつかあり、こうした要求を受け止められるものとなっている	【写真17】こうなってくると、SoCのソリューションというよりはASSPという感じ もしなくはない。実際、ASSPとしてサンプル出荷可能だそうだ

●今後の展開

【写真18】コトやHi Corp.を始めACCESS、ソフィアシステム、京都マイクロコンピュータ、ATR(国際電気通信基礎技術研究所)といったパートナーが並んでいる

　今回聴衆に一番「?」マークが浮かんだのはおそらく写真18のプレゼンテーションだろう。筆者にとってはあまりに馴染みのメーカーが並んでおり、確かにこれはソフトウェアのポーティングは楽だろうなと感じるが、それはあくまで日本で開発した場合の話。アメリカを含む日本以外では、これはかなりハンデとなりそうな気がした。

　このあたりを講演の後で藤本氏に直接伺ったところ、案外そうでもないのだそうだ。たとえば既にアメリカでもZEVIOの顧客がいるそうだが、この顧客は既にARMなどの経験があるので、自前で持っている開発機材で賄えるため、別にICEやデバッガなどは必要ないのだという。

　こうした乗り換え組に関して言えば、ZEVIOはかなり敷居の低いプラットフォームなのだという。また、ZEVIOの核の部分にはグラフィックやサウンドなどは含まれていないから、こうしたものを使わなければ、別にMascotCapsuleなどを新規に導入する必要はないわけで、あくまで顧客がこれまで付き合ってきた範囲のパートナーの中で開発を行なうこともできるのだという。

　実際、ZEVIOはこうした周辺のIPを強要するものではないそうだ。たとえばH.264のQCIFの再生はZSPベースで可能となっているが、VGAサイズなどとなると力不足のため、「その場合はどこか他のDSPを持ってきて繋げることが可能です」と語っており、言ってみれば(ハードウェアの分野の)ミドルウェアとして普及を図っていきたい意向だった。

　マーケットとして狙うのは(KOTOが絡んでいることからもわかるとおり)ハイエンド向けというよりは携帯ゲーム機など単価の安い製品であり、かつ最近のゲーム機のビジネスモデルのトレンド(最初は赤字覚悟で製造し、長期間製造を続ける中で原価低減を図って利益を確保する)とは異なる部分でのビジネスの武器となることを目論んでいる。数量はともかく最初から赤字を出さない、というためには製造原価もさることながら開発費も抑えねばならず、こうしたところにLSI Logicは新たなビジネスチャンスを模索しているようだ。

□LSI Logicのホームページ(英文)
http://www.lsilogic.com/
□ZEVIO製品情報(英文)
http://www.lsilogic.com/products/zevio_application_processor_architecture/index.html
□KOTOのホームページ
http://www.koto.co.jp/
□Spring Processor Forum2006のホームページ(英文)
http://www.instat.com/spf/06/

(2006年5月22日)

[Reported by 大原雄介]