|
IDF基調講演レポート
Intel CTOが新アーキテクチャーの詳細を公開
会期:3月7日~9日(現地時間) 会場:米San Francisco
話は、プロセッサの消費電力から始まる。現在では、サーバーから携帯機器まで、すべてのシステムで消費電力が問題になるという。たとえば、サーバーでは消費電力が、データセンターに配置できるサーバーの数を決めてしまう。これはどんな施設でも電力供給量には限界があるからだ。また、携帯機器では、消費電力はバッテリライフにつながり、それが使い勝手を決めてしまう。 Pentium 4までのプロセッサでは、1命令実行あたりに必要とされるエネルギーが常に増大してきた。しかし、Baniasから始まるモバイル系のプロセッサでは、1命令あたりの消費エネルギーは、Pentiumの頃にまで戻った。これをさらに進めたのが、新マイクロアーキテクチャであるという。
また、Intelは、量産が開始されている65nmプロセスで、従来の90nmに比べてトランジスタの性能で20%向上させ、スイッチングによる電力消費を30%削減した。さらに2007年、量産が始まる予定の45nmプロセスでは、65nmプロセスに対してさらに20%の性能向上が見込め、消費電力は30%削減できる予定だという。 ●新アーキテクチャの名称は「Intel Core Microarchitechture」
次世代のマイクロアーキテクチャは、前回のIDFでその存在は公開されたものの、名称が付けられておらず、これまで「新マイクロアーキテクチャ(New Microarchitechture)」と呼ばれているだけだった。その新しい名称とは、「Intel Core Microarchitechture」。あまり工夫が感じられず、次世代ではどうするのか気になる命名だ。 ●Intel Core Microarchitechtureを構成する5つの機能 Ratner氏は、このIntel Core Microarchitectureの概要についても解説を行なった。 Intel Core Microarchitechtureには、大きく以下の5つの機能がある。
・Intel Wide Dynamic Execution 「Intel Wide Dynamic Execution」とは、「4命令同時実行の14ステージパイプライン」に加え、Banias系に搭載されている「Micro-fusion」に加え、さらにIA-32命令のレベルで命令を融合する「Macro-fusion」といった機能を指す。 「Intel Advanced Digital Media Boost」は、Yonaに搭載されたMedia Boostを強化したもので、Intel Core Microarchitechtureでは、128bit SSE命令を1サイクルで実行できる。 「Intel Advanced Smart Cache」とは、2つのコアに共有されたL2キャッシュを意味する。現在のデュアルコア(Presler)では、2つのコアがそれぞれL2キャッシュを持っているが、これを共有キャッシュにすることで効率的な実行が可能になるという。ただし、独立した2つのキャッシュを持ち、2つのコアをただ載せただけともいえるデュアルプロセッサ構成はIntel独自のもので、このIntel Advanced Smart Cacheにより、ようやく一般的なデュアルコアになったといえる。 「Intel Intelligent Power Capability」は、Advanced Power Gatingのことで、プロセッサを構成する回路のうち、その時点では動かす必要がない部分の電源を切ることで、低消費電力を実現する。これもBaniasに搭載された機能を強化したものだ。 「Intel Smart Memory Access」には、強化されたプリフェッチ機構とMemory Disambiguation(メモリアドレス依存関係の解決)機能がある。Memory Disambiguationとは、命令の並列実行、Out-of-Order実行の場合に、ロード命令とストア命令が対象とするアドレスが重複するかどうかを判定するもの。依存関係がないと判明すれば、ロードとストア命令を無関係に実行できる。依存関係がある場合には、ストア命令を先に実行しなければならなくなる。 Intel Core Microarchitechtureを搭載するプロセッサであるMeromは、現在のプロセッサ(Intel Core Duo T2600)に比べて、同一バッテリ寿命で性能が20%向上し、Conroeでは、性能が40%向上するのに対して、消費電力が40%も下がる(Pentium D 950との比較)。また、サーバー用のWoodcrestに至っては、性能が80%向上するのに対して、消費電力が35%も下がる(Xeon 2.8GHz、2x2MBとの比較)という。 マルチコアにより、性能が向上しながら、消費電力が下がる点についてRatner氏は、消費電力は、クロック周波数と関係があり、僅かに周波数を下げるだけで大きく消費電力が下がるため、こうしたコアを2つ使うことで、高い性能と低い消費電力が実現できるとした。
●プラットフォームの消費電力にも注目 また、現在のプラットフォームでは、CPUで半分、プラットフォーム側で残り半分の消費電力構成になっているが、CPUの消費電力が下がることで、今度は、プラットフォーム側の消費電力の比率が相対的に大きくなる。このため、今後は、プラットフォーム側の低消費電力化にも注力するという方向性をRatner氏は示した。 その具体策の1つとして「Self Refresh Display」のデモを行なった。現在のデスクトップシステムでは、ユーザーが何も操作してはいないが、画面に表示された情報を見ているだけという状態がある。たとえば、メールやWebページを見ているような状態である。Self Refresh Displayは、本体側の機能が停止したとしても、表示を続けるディスプレイで、表示イメージを蓄えるメモリと表示コントローラから構成される。このようなディスプレイを使うことで、何も操作が行われていない場合には、システム側をほぼ完全に止めることが可能になる。現在の表示システムでは、ディスプレイコントローラからくる信号に従って動いているだけであり、ディスプレイコントローラからの信号が途絶えると、表示も消えてしまう。 デモは、比較的小さなLCDディスプレイを使ったもので、超小型のPCであるUMPC(あるいはMicrosoftが進めるOrigami Project。両者は同じものをハードウェア側とソフトウェア側で個別に推進するものと考えられている)などで利用されるのではないかと推測される。
□IDF Spring 2006のホームページ(英文) (2006年3月9日) [Reported by 塩田紳二]
【PC Watchホームページ】
|
|