■後藤弘茂のWeekly海外ニュース■ PlayStation 3に搭載されるCellの性能

　いよいよ発表されたCellプロセッサ。では、次世代PlayStation(PS3?)に搭載されるCellのスペックはどうなるのだろう。

　この議論の前に、前回の記事の訂正が一件。前回の記事中に「これは、8個のSPEで4並列のSIMDの積和算を8GHzで実行した時の数値だ」とありますが、これは単純な書き間違いです。現在のCellの性能試算は4GHzで行なっています。同様の事故は、今後発生させないように努力しますが、混乱させて申しわけありません。

　では、改めて性能試算を明確にすると、Cellの場合は積和算を1サイクルのスループットなので、1演算ユニットが積と和の2オペレーションを1サイクルで実行できる。1個のSIMD演算ユニットが4wayの浮動小数点演算をできるので合計8オペレーション/サイクルとなる。CellのサブプロセッサであるSPE(Synergistic Processor Element)には1個のSIMD浮動小数点演算ユニットがあるので、1 SPE当たりの処理も同じ8オペレーション/サイクル。Cell全体で8個のSPEがあるので、合計64オペレーション/サイクル。動作周波数は現実的なラインを4GHzと想定すると、浮動小数点演算性能は256GFLOPSで、発表数値と一致する。これを整理すると下のようになる。

1演算ユニットのオペレーション数	2/cycle
SIMDユニットの演算並列度	4/unit
SPE内のFP SIMDユニット数	1/element
Cell内のSPE数	8/chip
動作周波数	4GHz

　2×4×8×4=256GFLOPSだ。 　もっとも、実際にはPowerコアである「PPE(Power Processor Element)」の浮動小数点演算ユニットもあるので、Cell全体での理論値での性能は、これよりも高くなる。SIMD演算だけで合計するなら、PPEのVMXの演算パイプのVector ALUの分を含めると4GHz時に288GFLOPSとなる。汎用プロセッサとしては、格段の数字だ。ただし、PS3に搭載されるCellの周波数は、後述するが若干低い可能性がある。もし、PS3のCellが3GHz動作だったら192(216)GFLOPSとなる。

　これをPS2と比較すると、Emotion Engineの演算ユニットが、VLIWアーキテクチャで演算ユニットを合計すると約6.2GFLOPSだった。つまり、単純計算ではCell 3GHzならEEの35倍、4GHzならEEの46倍の浮動小数点演算性能となる。

　これをPC向けCPUと比較すると、Pentium 4のSIMDは3.8GHzで約15GFLOPSのはずなので、Cellは14～19倍の性能となる。さらに、SPEは通常の汎用プロセッサが苦手なストリーム処理を高速に実行できるため、パフォーマンスギャップはアプリケーションによっては、もっと広がるはずだ。Cellの発表会で説明していた10倍の性能差というのは、理論上は誇大ではない。

●Cellが4GHzを達成できる理由

　Cellで目立つのは、高い並列性とともに4GHz以上(ラボでは5GHz以上で動作したことが技術セッションで示された)という高速な動作周波数だ。

　以前、PowerPCと言えば短パイプラインで低レイテンシだが低クロックのCPUアーキテクチャの典型だった。しかし、Power4/PowerPC 970以降はアーキテクチャが大きく変わり、高クロック化を目指し始めた。その思想を押し進めたのがCellのように見える。ちなみに、CellのIBM側のアーキテクトであるJim Kahle(ジム・ケール)氏(IBM Fellow)は、Power4のチーフアーキテクトだ。

発表会で公開されたプレゼンテーション

　CPUの動作周波数は、パイプラインステージのディレイに反比例する。ステージのディレイは通常FO4(Fanout-Of-4)で示される。FO4が小さければ小さいほど高周波数化が容易になる。そして、Cellの“11 FO4”という数字は、Cellが既存のCPUの中で極めてディレイが小さいことを示している。11 FO4という数値からは、Pentium 4が到達できない4GHzを、Cellが軽く到達できるのも当然となる。

　Cellはどうしてこれだけの短FO4化＝高クロック化ができたのか。Cell関係者は、その理由について「プロセッサの構造をよりシンプルにしたからでしょう。逆に、Pentium 4があれだけ複雑な構造で高クロックを達成するのはすごい」と言う。

　Cellの各プロセッサエレメント、PPEとSPEはどちらも既存のハイエンドプロセッサよりも構造が簡素化されている。複雑なスケジューリングを行なわないことで、モダンCPUを重くしている原因である制御系部分を簡素化している。比較的シンプルなCPUコアを集めることで性能を高めるのがCellの基本思想で、CPUをシンプルにした結果、パイプラインステージも短く抑えて、高クロック化が容易になったようだ。

　これは、かつてのRISC登場時と非常に似ている。RISCは、当初は、複雑に成りすぎたCISC型CPUよりもCPU構造をシンプルにして高クロック化を狙うという発想で出てきた。しかし、RISCも、発展過程で命令レベルの並列性(Instruction-Level Parallelism:ILP)を追求するためハードをふくらませていった結果、複雑になってしまった。

　今回のCellは、再びCPUコア自体をシンプル化して高クロックを達成しようという点では、発想の根本がRISCの時と似通っている。歴史は繰り返している。

Cellダイアグラム PDF版はこちら

●PS3に載るCellの動作周波数

　では、Cell自体が4GHzを達成できるとして、PS3に搭載されるCellは4GHzで動作できるのか。現在のCellはIBMの90nmプロセスで製造しており、SCEIもCellを長崎のFabの90nmプロセスで製造する計画を立てているという。ということは、初代のPS3に載るCellは90nmプロセスで製造される可能性が極めて高い。その場合の問題はCellの消費電力(＝熱)だ。

　PCやワークステーションでは筺体サイズを大きくしたり排熱機構を強化できるため、Prescottのように100Wを超えるTDP(Thermal Design Power:熱設計消費電力)のCPUも搭載できる。しかし、ゲーム機やホームサーバーとなると話が違ってくる。ゲーム機では、家庭のAVラックに入れられるサイズで、問題にならない程度の消費電力と熱(＝騒音&EMI)に納めるために、Cellの消費電力を一定に納める必要がある。動作周波数と電力はトレードオフの関係にあり、Cellも例外ではない。

　Cellの消費電力は、現在、SPE部分だけが示されている。SPEは1個で4GHz時に約4W(1.1V以上)、3GHzで2W(0.9V)、2GHzで1W(0.9V)の消費電力だ。3GHz時が4GHz時の半分の電力になっているのは、電力消費のアクティブ成分は、周波数×電圧の二乗に比例するためだ。1.1V→0.9Vの電圧(Vdd)低下分だけで約67%まで消費電力を抑えられる。

　では、Cell全体での消費電力はどの程度になるのか。4GHzのケースではSPEだけで4W×8=32Wになる。さらに、PPEと各バスエレメントも電力を消費する。Cellのサーマルマップを見ると、PPEもかなりの高消費電力であることがわかる。PPEは既存のPowerPC 970などよりも規模が小さいと見られるが、Cell全体では軽く40Wを超えるだろう。

　さらに悪いのは、実際の製品では、Vddが上の数値よりも上がる可能性があることだ。通常では、低電圧で動作する石はある程度選別する必要がある。低電圧駆動チップだけに限定すると、歩留まりが低下してしまうため、製品の電圧はもう少し上に設定する場合が多い。

　もっとも好材料もある。SPEは必ずしもフルに8個が常に動作するわけではないため、TDPは高くても、実際の消費電力はこれよりも下がる。サーマルマップを見ても、メモリから遠い方のSPEはそんなにビジーに動作していない。また、実際の製造時には同じ90nmプロセスでも、もう少し電力消費を抑えられるようになっている可能性がある。

　しかし、PS3には、もう1つの高消費電力チップと推定されるNVIDIAのメディアプロセッサも載る。NVIDIAの最近のGPUも、消費電力では悪名が高い。さらに、4個と推定されるXDR DRAMメモリチップやBlu-ray Disc(BD)ドライブ、おそらくPlayStation 2互換チップなども入る。

　ちなみに、PS2では、チップ発表時のスペックでは、Emotion Engineは15W、Graphics Synthesizerは10Wだった。つまり、ウルサイと言われた初代PS2ですら、両メインチップを合わせても25W程度の消費電力だったわけだ。そう考えると、4GHz動作CellをPS3に搭載するのは、少なくとも90nm世代では無理がありそうだ。消費電力を半分に落として3GHzあたりが現実解かもしれない。

　とはいえ、3GHzであってもCellは極めて高パフォーマンスであるため、性能面で大きな問題になるとは思えない。もちろん、ソフトウェア側が、そのパフォーマンスをフルに使える仕組みが提供されればという前提だが。

□関連記事
【2月8日】【海外】ISSCCで、ついにCellが登場
http://pc.watch.impress.co.jp/docs/2005/0208/kaigai153.htm

□バックナンバー

(2005年2月9日)

[Reported by 後藤 弘茂(Hiroshige Goto)]