■後藤弘茂のWeekly海外ニュース■ IDFで明らかになったIntelの将来CPU計画 ～すべてのCPUはマルチコアへ

　Intelはマルチコアプロセッサへ向けて大きく舵を切った。今後数年間の間に、1つのダイ(半導体本体)に複数のCPUコアを載せた製品を、相次いで投入する。それも、サーバーだけでなく、クライアント側CPUにもマルチコア製品を投入する。Intel Developer Forum(IDF)で明らかにされた、マルチコア戦略を整理すると、全てのCPUをマルチコアへ向けようとするIntelの戦略が見えてくる。

クライアントもデュアルコアに

　Intelのマルチコア製品は3系列がある。(1)IA-64 CPU、(2)サーバー向け大容量キャッシュ版IA-32 CPU、(3)デスクトップ向けIA-32 CPU。Intelはこの3系列の全てを、今後数年間でマルチコアにシフトさせて行くつもりのようだ。

　このうち、IA-64のマルチコア路線は、すでにアナウンス済みだった。Intelは、2005年に投入する次々世代の90nmプロセス版IA-64「Montecito(モンテシト)」をデュアルコアにすることを、すでに明らかにしている。そして、その後に投入する「Tanglewood(タングルウッド)」では、2個より多いCPUコアを搭載したマルチコアにする。

　Tanglewoodについては、旧DECのAlphaプロセッサチームが開発に加わっていること、Madisonの7倍の性能になること以外は明らかにされていない。

　しかし、いくつか推測できる点もある。まず、時期を考えるとTanglewoodは確実に65nmプロセスの製品になる。実際、昨年10月のMicroprocessor Forumでは、Intelのエンタープライズ製品開発の重鎮John H. Crawford氏(Intel Fellow, Enterprise Platform Group)が、65nmプロセスでは10億トランジスタの集積が可能で、4個のItaniumコア(1億2,000万トランジスタ)と12～16MBの共有キャッシュ(7～9.5億トランジスタ)を1チップに格納できるようになると予告している。ぱっと見た目には、これはTanglewoodそのものだ。

●Tanglewoodで予想されるアーキテクチャ拡張

　もう1つ予測できるのは、TanglewoodはMontecitoのマルチコア版ではなく、アーキテクチャ上の改良が加えられている可能性が高いことだ。その理由の1つは、Intelが旧Alphaチームが加わっていると説明している点だ。アーキテクチャ上の拡張がないなら、わざわざこんなアナウンスはしないだろう。

　そのアーキテクチャ拡張は、Hyper-Threadingとダイナミックスケジューリングになる可能性が高い。実際、Crawford氏のプレゼンでも4つのCPUコアのそれぞれがHyper-Threading機能を持つという説明がされていた。

　また、Intelは以前からIA-64にHyper-Threadingのような「Simultaneous Multithreading(SMT)」とスケジューリング機能を加えることを研究している。2001年の論文「Speculative Precomputation : Long-range Prefetching of Delinquent Loads」や2002年の「Memory Latency - Tolerance Approaches for Itanium Processors : Out-of-Order Execution vs. Speculative Precomputation」を読むと、そうした方向がはっきりとわかる。それによると、IA-64に4スレッドのSMTとアウトオブオーダ実行を実装すると、IA-64のベースアーキテクチャより141%も性能が向上する(=241%の性能になる)という。2倍以上性能が向上したCPUコアを4個搭載し、周波数も上がるなら、Madisonの7倍の性能は難しい話ではない。

　ちなみに、以前はTanglewoodの位置に「Chivano(シバーノ)」と呼ばれるCPUがあったが、今はなくなっている(あるいは位置づけが違う?)。

　いずれにせよ、IntelのIA-64のマルチプロセッサ系CPUは、今後数年でデュアルコア→マルチ(4?)コアへと進化して行く。とすると、IA-64のデュアルプロセッサ系CPU(LV版Itanium)も、一歩遅れてデュアルコア化が進んで行くと考えるのが自然だろう。おそらく、Tanglewoodの時点では、MP版がマルチコア、DP版がデュアルコアになっているのではないだろうか。ちなみに、ここまで性能が向上すると、おそらくバスも同じアーキテクチャを使うことができない。そのため、Tanglewoodではバスアーキテクチャも変わるだろう。

●Xeon MP系も2～3年後にはデュアルコアに

Paul S. Otellini氏

　ハイエンドを攻めるIA-64が、マルチコアに行くのは自然な流れだ。他のRISC系CPUも、いずれもマルチコアに向かっているからだ。しかし、IntelはマルチコアをIA-32系CPUにももたらす。

　サーバー向け大容量キャッシュ版IA-32 CPU(今のXeon MP系)では、Intelは現在のGallatin系(Northwoodアーキテクチャ)に続いて、Prescottアーキテクチャベースの「Potomac(ポトマック)」を2004年後半に投入する。そして、その次にデュアルコアの「Tulsa(タルサ)」を「2～3年後に投入する」とPaul S. Otellini(ポール･オッテリーニ)社長兼COO(President and Chief Operating Officer)は説明する。つまり、2005～6年にはXeon MPもデュアルコアになるわけだ。

　自然な流れで考えれば、Potomacの次のCPUは、同じ90nmの「Tejas(テハス)」ベースになる。しかし、ここでデュアルコアを持ってくるなら、65nmプロセスにする可能性もある。つまり、65nmのTejas-Cをコアに持ってくるという可能性だ。

Xeonロードマップ	IA-32チップセットロードマップ

Prescottのダイサイズ

　これは、結局ダイサイズ(半導体本体の面積)の増大をどこまで許容するかにかかっている。Prescottが1億2,500万トランジスタで112平方mmのダイ。アーキテクチャを拡張するTejasはさらにダイが大きくなると予想される。それを複数コア搭載してL3キャッシュを加えると、ちょっとダイが大きすぎるような気がする。

　ちなみに、IntelがIA-32系のMPサーバーラインにもデュアルコアを投入することは、上位のサーバー市場でもまだまだIA-32が残ると見ていることを意味する。これは、ほぼイコール、IA-32の64-Bit拡張が計画されていることを示している。より大きなメモリ空間が必要になるからだ。

●デスクトップCPUも遠くない将来にデュアルコアに

William M. Siu氏

　しかし、今回のIDFでのCPUロードマップの説明で、もっとも大きなサプライズは、クライアントCPUへのデュアルコアの採用だ。

　このデスクトップ版デュアルコアCPUは、まだコードネームも明らかにされていないが、すでにIntelの製品計画上にはあるらしい。

　IntelのWilliam M. Siu(ウィリアム・スー)副社長兼事業本部長(Vice President General Manager, Desktop Platforms Group)は、次のように語っている。

　「マルチスレッディングは、クライアントでも意味がある」、「日本は世界でもっともHyper-Threadingの浸透比率が高い。その理由は、TVとPCの融合が進んでいるからだ。(動画の)エンコードとデコードでは、Hyper-Threadingは非常に価値がある」

　「そして、マルチコアは、Pentium 4のHyper-Threadingからは非常に自然な拡張だ」、「マルチスレッディング……、“マルチコア･アンド･マルチスレッディング”は、次の論理的なステップだ。マルチコアなら、2つの同じハードウェアを持つため、性能はさらに上がる」

　「(マルチコア製品の)正確なタイミングなどは言えない。しかし、最初の90nm製品であるPrescottは、マルチコアではなくシングルコアだ。Tejasもだ。数製品(some products after that)あとになる」

　Intelは、今後Prescott(90nm)→Tejas(90nm)→Tejas-C(65nm)とデスクトップCPUを投入して行く。スー氏の口ぶりだとTejasの次ではなさそうだが、Tejas-Cの次かその次あたりという可能性はある。つまり、最速なら、2世代目の65nm CPUからデュアルコアという可能性もありそうだ。

●Nehalemはデュアルコア?

　じつは、この位置に向けては新アーキテクチャCPU「Nehalem(ネハレム)」が開発されていることがわかっている。今のところ、このNehalemがデュアルコアなのかどうかはわかっていない。シュリンク版のNehalemからデュアルコアなのかもしれないし、Nehalemは中止になってTejas-CをデュアルコアにしたデスクトップCPUを繰り出すつもりなのかもしれない。しかし、いずれにせよIntelがデュアルコアをこれだけ早くデスクトップも持ってくることは、面白いことを示唆している。

　Intelは今後のCPUの設計の鍵は「スレッドレベル並列処理(TLP:Thread-Level Parallelism)」技術にあることを明らかにしている。「スレッド、スレッド、全てがスレッド」とPatrick Gelsinger(パット・ゲルシンガー)CTO兼上級副社長は言う。

　そのため、Nehalemは当然そこに重点を置いて、より多くのスレッドを並列に処理できるように計画されているはずだ。そして、もしNehalemがデュアルコアだとしたら、IntelはシングルCPUコアの並列度をより高めるより、デュアルコアにした方がいいという結論に達したことになる。つまり、増えたトランジスタを使って、シングルコアでのスレッド並列度を高めるよりも、コアを2個にした方が効率がいいと判断した可能性が高い。

　ちなにみ、デュアルコアを採用したとしても、Intelが現在のHyper-ThreadingのようなSMTアーキテクチャを捨てるわけではない。Hyper-Threading(SMT)＋マルチコアになると推測される。実際、スー氏も注意深く「マルチコア･アンド･マルチスレッディング」と言い換えている。そうすると、1つのコアが2～4スレッドをHyper-Threadingで処理し、デュアルコアで合計4～8個のスレッドを処理できるようになると推測される。逆に言えば、そうした深い並列化は、シングルコアでは難しいことが明らかになってきたのかもしれない。

　Intelが、パフォーマンスデスクトップ向けCPUをデュアルコアにするなら、当然その上のワークステーション系CPUも全てデュアルコアになる。また、デスクトップ代替ノートPC向けのCPUもデュアルコアに向かうことになる。つまり、モバイル系以外のCPUは、デュアルコアへと向かうわけだ。また、そう考えると、モバイル系CPUもずっとシングルコアのままでいるとは思えない。

Intel CPUコアの移行ロードマップ ※PDF版はこちら

□関連記事
【9月18日】【元麻布】Intelプラットフォームのキーワードは「仮想マシン」
http://pc.watch.impress.co.jp/docs/2003/0918/hot279.htm
【9月18日】【IDF】Intel、Itaniumのマルチコア版、Xeonのデュアルコア版のプランを明らかに
http://pc.watch.impress.co.jp/docs/2003/0917/idf01.htm
【2002年11月15日】【海外】Hyper-Threading化を一気に進めるIntel
http://pc.watch.impress.co.jp/docs/2002/1115/kaigai02.htm

□バックナンバー

(2003年9月19日)

[Reported by 後藤 弘茂(Hiroshige Goto)]