最新ニュース
【11月30日】
【11月29日】
【11月28日】

【Watch記事検索】

ソニー、65nm対応の半導体設備を導入。3年間で2,000億円の投資
〜90nm DRAM混載プロセスを用い、PS2のEEとGSを1チップ化

安藤国威 ソニー社長(左)
久夛良木健 SCEI社長(右)

4月21日 発表



 ソニーは21日、都内のホテルで発表会を開催し、65nmプロセスに対応した半導体設備の導入に向け、今後3年間で2,000億円の投資を行なうと発表、半導体ビジネスにより積極的に取り組む構えを示した。

 また、プレイステーション 2のCPU「エモーションエンジン」(EE)と、グラフィックチップ「グラフィックス・シンセサイザー」(GS)を90nmプロセスによりシュリンクし、1チップ化して、今年度から生産を開始すると発表した。

●EEとGSを90nmで1チップ化

 EEとGSの統合チップ「EE+GS」(仮称)は、90nm DRAM混載プロセスを利用した半導体。同チップに搭載されるトランジスタ数の総数は5,350万となり、一層の低消費電力化および、コスト低減が可能となるという。

 また、現在EEは大分、GSは長崎で生産されているが、1チップ化により両工場での生産が可能になり、生産能力が向上する。

 同社では90nmプロセスチップの量産について「国際半導体技術ロードマップ(ITRS)を牽引し、他社と比べても半年以上早い導入」としており、初の90nmプロセスチップ量産メーカーとなる可能性が高い。

 今回の90nm DRAMプロセスの量産は、株式会社ソニー・コンピュータエンタテインメント(SCEI)と株式会社東芝の協業による大分ティーエスセミコンダクタにおいて今春からスタート、秋には長崎県諫早市のSCEI Fabに導入されるという。

GS/EE微細化の移行図。90nmプロセスで1チップ化される 現在のEEとGS 1チップ化されたEEとGSのブロック図

●2005年に65nmでの生産を開始

 65nmプロセスへの投資は、長崎県諌早市にSCEIが保有する半導体生産拠点「Fab2」を中心に行なわれる。初年度となる2003年度には約730億円の設備投資を実施、Fab2の1階、10,000平方mの面積に、300mmウェハで65nmプロセスに対応した半導体生産ラインを試験導入する。

 新設ラインでは、次世代汎用プロセッサ開発後期における試作からスタートし、段階的に量産体制を構築、2005年には本格的に立ち上げる予定。次世代プロセッサ「CELL」については、IBM、東芝、SCEI、ソニーの4社で開発を進めているほか、ブロードバンドアプリケーションに対応した信号処理技術の研究開発を進めているという。

 なお、今回の投資は、ソニー・コンピュータエンタテインメント(SCEI)のみならずソニーグループ全体による投資となっている。

2002 IEEE International Electron Devices Meetingで発表されたプロセスルールとゲート長の移行図 65nmプロセス製造設備が導入される長崎のFab2

●東芝も65nmへ投資

ソニーの安藤社長、久夛良木副社長と並んだ東芝セミコンダクター社の藤井副社長(右端)

 同日、東芝は今年度、EEを生産する大分工場に400億円を投資し、300mmウェハ対応棟を建設すると発表。2004年上期後半から量産を開始、12,500枚/月を生産する。当面は65nmプロセスを中心に展開し、将来は45nmプロセスへ移行する構え。新棟への投資総額は約2,000億円を予定する。

 新棟にはSCEI向け製造装置を、SCEIと共同で設置することも計画。出資比率等は未定としている。

 発表会には東芝セミコンダクター社の藤井美英副社長も出席。「現在生産しているエモーションエンジンはSCEI向けのカスタム製品だが、CELLは汎用製品として展開する」と述べ、ソニー、IBMとの半導体ビジネスにかける意気込みを語った。

東芝によるプロセスルールの移行図 大分工場。向かって奥に300mmウェハ対応練が建設される IBMからはテクノロジーグループのジョン・ケリー3世 グループエグゼクティブ&上級副社長がビデオでメッセージを寄せた

●DRAM混載とSOIがCELLの鍵に

 発表会で、ソニーの久夛良木健 取締役副社長(SCEI代表取締役社長兼CEO)は、次世代プロセッサ「CELL」を実現するのに必要な技術として、DRAM混載プロセスとSOI(Silicon-On-Insulater)技術を重視する方針を述べた。

 DRAM混載は、CPUの論理回路とメモリを同一のダイに搭載し、消費電力やコストの低減を図る技術。現在180nm、150nmプロセスで量産されているが、同社は東芝と共同で90nm、65nm、45nmの各プロセスに向けて開発を進める。キャパシタをシリコン基板上からシリコンウェハ内に埋め込む「トレンチ構造」を採用することで、微細化を可能にする。

 SOIはシリコン上に絶縁膜を形成し、その上にトランジスタを配置する技術。消費電力の低減と動作速度の高速化を実現できる。SOIに関してはIBM、東芝、ソニーの共同開発による。

 あわせて銅配線による多層配線技術も採用する。

混載DRAMの解説。右側の図の赤い部分がシリコンに埋め込まれたキャパシタ SOIの解説。右の写真の緑の部分が絶縁材 銅による多層配線

●コンピュータエンタテインメントが半導体業界の牽引力に

ソニーの久夛良木副社長

 久夛良木副社長は「枯れた技術を寄せ集めて作っていたコンピュータエンタテインメント(ゲーム機)ビジネスは、いまや巨大なキャッシュフロー、コンテンツを生む産業になり、半導体業界においては大きなリーディングパワーとなった」と述べ、プレイステーション 2への3,000億円の投資の回収が順調であるとした。

 また、「ゲーム機ビジネスではファブレスが主流だったが、必要な半導体を内製することで、半導体のシュリンクを早い頻度で行なうなど、アグレッシブな展開を図ることができた」とし、主要チップの内製化が収益面だけでなく、技術面でもメリットが大きかったことを強調した。

 さらに、今回の投資による生産設備は、CPUだけでなく、汎用DRAM、CCDやCMOSなどの映像素子などにも転用可能とした。

 久夛良木副社長と同席したソニーの安藤国威代表取締役社長兼グループCOOは今回の投資が持つ意味を説明。ブロードバンドによる新しいビジネスを狙うソニーにとって、「CELL」が成長戦略の核となると述べ、ハードウェアの付加価値追求のために半導体が重要であるとした。

プレイステーションは1億台近く、プレイステーション 2は5,000万台を販売 プレイステーションで原資を稼ぎ、プレイステーション 2に3,000億円を投資。2004年には償却が完了する予定

□ソニーのホームページ
http://www.sony.co.jp/
□ソニーのニュースリリース
http://www.sony.co.jp/SonyInfo/News/Press/200304/03-0421
□東芝のニュースリリース
http://www.toshiba.co.jp/about/press/2003_04/pr_j2103.htm

(2003年4月21日)

[Reported by usuda@impress.co.jp,tanak-sh@impress.co.jp]


【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp
個別にご回答することはいたしかねます。

Copyright (c) 2003 Impress Corporation All rights reserved.