CeBIT 2003レポート

VIA、ノースブリッジ統合型CPU「Mark CoreFusion」をリリース


VIA TechnologiesのMark CoreFusion、CPUとチップセットをサブ基板に実装したMCMとなっている
会場:独ハノーバー市ハノーバーメッセ(Hannover Messe)
会期:3月12日〜20日(現地時間)

 VIA Technologiesは、CeBITの会場で記者会見を開催し、同社のC3コアにノースブリッジを統合したCPU「Mark CoreFusion」を発表した。Mark CoreFusionは、C3と同社のグラフィックス統合型ノースブリッジであるCLE266を統合したCPUで、同社のサウスブリッジと組み合わせて、最小2チップからPCを構成することができる。



●EPIAプラットフォームはまだまだ十分な小ささになっていない

VIA Technologies 社長補佐のポール・スー氏

 同社が推進する標準化された小型マザーボードのEPIA(エピア)は、mini ITXというFlex ATXよりもさらに小さな標準化されたマザーボードの仕様が採用されており、日本でも球体型のPCに採用されるなど、いくつかのデザインウィン(製品に採用されること)を勝ち取っている。だが、Mark CoreFusionの説明にたったVIA Technologies社長補佐のポール・スー氏は「EPIAはまだまだ十分な小ささではない。もっと小さなソリューションが必要とされている」と、さらにアグレッシブな姿勢で小型化を追求することを強調した。

 スー氏によれば、もっと革新的なプラットフォームに採用されるようになるには、現在のEPIAで採用されている、CPU(C3)+ノースブリッジ(CLE266)+サウスブリッジ(VT8235など)というプラットフォームでは、チップの実装面積が大きく、これ以上小さくするには、チップの実装面積を下げる必要があるとのことで、その解がMark CoreFusionなのだ。


●Matthewの夢、再びとなるMark CoreFusion

 同社は以前にも、統合型CPUの計画を持っていた。それが開発コードネームMatthew(マシュー)で呼ばれていた製品だ。この製品は、2000年のCeBITで構想が明らかにされ、実際にサンプルシリコンまで用意されたのだが、その後この計画は破棄された。

 もともとMatthewは、IntelのTimna(ティムナ、キャンセルされたIntelの統合型CPU)に対抗する製品だったのだが、その後Timnaがキャンセルされ、そうした統合型CPUの市場が立ち上がらなかったこと、さらにはCPUの世代後退のサイクルとチップセットの世代交代のサイクルが異なるため、CPUのクロックの価値が無くなると、同時にチップセットやグラフィックスコアも破棄しなければならなくなることなどが問題になり、VIAのMatthewも凍結されていた。

 ところが、再びMatthewのプランがよみがえった。その最も大きな理由は、VIAのEPIAプラットフォームが成功を収めたということがある。VIAはEPIAにおいて、バリュー市場よりもさらにローエンドな市場や、SFF(スモールフォームファクタ)などの仕様、さらには組込型の市場などをねらっており、そうした市場において基板自体をより小さくすることは、必須条件となっているのだ。

 また、Markでは、CPUとチップセットはサブ基板の上に、それぞれのコアが実装される形になっている。つまり、MCM(Multi Chip on Module)の形になっており、それぞれのダイは別々に製造されるため、顧客からの要求があった段階で、サブ基板に必要なクロックのCPUとチップセットを実装して出荷するということが可能になっている。

 また、ダイ自体にCPUとチップセットが統合されている場合は、どうしてもCPUコア自体が1世代程度前のコアになってしまい、かつCPUのクロックはあまりあげることが難しいが、こうしたMCMのソリューションではCPUとチップセットは基本的に別物であるので、実装面積だけを小さくしたい、という要求には適していると言える。

 MCMは、従来は非常に高コストなものだったが、最近では安価なものも出回っており、VIAではそれを利用することで、低コストに統合型CPUを製造することが可能になる。


●NehemiahコアのC3とCLE266を1パッケージに統合

 Mark CoreFusionでは、サブ基板上にNehemiah(ニアマイ)コアのC3プロセッサと、同社のCLE266ノースブリッジが統合されている。NehemiahコアのC3プロセッサは、従来のSamuel2コアやEzraコアのC3に比べると、パイプラインが細分化されることで、高クロックが出しやすくなっていること、フルスピードのFPUを備えたことなどが大きな違いとなっている。Markに搭載されるC3は、1GHzのクロックも実現可能で、コア電圧は1.25V、熱設計消費電力(TDP)は最大で12Wとなっている。

 ノースブリッジは、同社のCLE266となっており、同社の子会社であるS3 Graphicsの台湾開発チームが開発したCastleRockというグラフィックスコアが統合されている。CastleRockには強力なMPEG-2デコーダが内蔵されており、DVDプレーヤーなどの用途にも利用できる。このほか、ビデオ端子や追加のRGB出力やDVI出力などを備えることも可能になっている。

 メモリインターフェイスは、SDRAM、DDR SDRAMのどちらにも対応可能であるが、DDRを利用した場合にはDDR266が利用できる。なお、CLE以外のチップセットを搭載することも可能になっており、同社のPM133/266(Savage4コア)、PLE133(Tridentコア)などを統合することもできる。

 サウスブリッジへのインターフェイスは、533MHz/8bitの8X V-Linkとなっている。このため、サウスブリッジとしてはVT8235、VT8237などのV-Linkに対応したサウスを利用できる。

 この他、VIAが提供するIEEE 1394、LVDSトランスミッタ、TMDSトランスミッタなどのコンパニオンチップを組み合わせることで、よりリッチな機能を追加することが可能になる。

Mark CoreFusionでは、NehemiahコアのC3とCLE266(ないしはPM133/266、PLE133)を1つの基板上に統合している Markのアーキテクチャ、サウスブリッジはV-Linkのものを利用する


●mini ITXよりもさらに小さな“Nano ITX”を策定

 VIAのスー氏は「Mark CoreFusionにより、約15%の基板サイズの削減が可能になる」と説明しており、Markにすることで基板面積の削減効果は小さくない。

 VIAは、今後このMark CoreFusionを利用したEPIAマザーボードを製造する計画がある。しかも、そのフォームファクタはmini ITXではなく、mini ITXよりもさらに小さなNano ITXと呼ばれる新しいフォームファクタの策定を行なっていくという。

 これにより、OEMメーカーはさらに小型のPCなどを製造していくことが可能になる。ただ、現時点ではNano ITXの詳細は明らかにされていないが、スー氏が言うように15%も基板サイズが削減できるのであれば、すでにATXなどに比べてかなり小さいmini ITXをさらに小さくすることが可能になるだろう。

 EPIAの登場により、球体型のPCなど、これまでのPCでは考えられなかったようなユニークな製品が登場しつつある。ただ、課題を挙げるとすれば、大手OEMベンダにどのように食い込んでいくかだろう。

 EPIAは、現在は大手OEMベンダの採用例はほとんどなく、主にチャネル向けの製品となっている。そうした意味では、このMarkと新しいNano ITXで、どの程度魅力をアピールできるかが、今後のVIAを占う大きな鍵となるだろう。

Nano ITXの構想により、EPIAマザーボードはさらに小さくなる EPIAを利用して試作液晶。裏側にEPIAマザーボードが入っている。特徴的なのはetBIOSと呼ばれるVIAのBIOSレベルのアプリケーションが実行できること。OSをロードする必要なく、DVDプレーヤーなどの機能を電源オンですぐに利用できるのは大きなメリット。フルOSを利用したくなったら、Windowsをロードして利用することも可能。これを応用すれば、PCと家電のハイブリッドマシンも十分実現可能になる

□CeBIT 2003のホームページ(英文)
http://www.cebit.de/homepage_e

(2003年3月14日)

[Reported by 笠原一輝@ユービック・コンピューティング]


【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp 個別にご回答することはいたしかねます。

Copyright (c) 2003 Impress Corporation All rights reserved.