会期:2月9日~12日(現地時間) 半導体に関する学会発表の場であるIISSCCが、2月10日(現地時間)から本格的にスタートした。10日は、朝にはIntelのゴードン・ムーア名誉会長によるパネルセッション(基調講演に相当)が行なわれたほか、午後には各研究者より研究結果の発表が行なわれた。本レポートでは、その中からいくつかの注目される発表をお伝えする。
●リーク電力を抑えるスリープトランジスタ技術
昨年、Intelはボディバイアス(Body Bias)と呼ばれる回路技術をISSCCで発表した。ボディバイアスとは回路に印加する電圧を変化させることで、プロセス技術の微細化に伴って問題となってきたリーク電流(Leakage Current)を抑える技術だ。ボディバイアスでは通常の方向の電圧とは逆の電圧をかけることで、スタンバイ時のリーク電力を減少させることが可能となる。 マイクロプロセッサなどの設計に利用される電力関連の回路技術として、有名なところではClock Gating(クロックゲーティング)がある。クロックゲーティングでは、半導体内部のブロックのうち、利用していないブロックに対するクロック供給を停めることで、電力を減らすというものがあるが、この技術では、リーク電力まで減らすことができない。そこで、ボディバイアスを組み合わせることで、スタンバイ時のリーク電力を減らすことができるようになる。 今回紹介されたスリープトランジスタを利用することで、さらにアクティブ時のリーク電力を減らすことができるようになる。スリープトランジスタでは、その名の通り電力の制御をトランジスタ単位で行なうことで、さらに消費電力を下げる仕組みとなっている。スリープトランジスタを利用することで、新しい回路を追加することになるので、エリアサイズは11%ほど増加し、クロック周波数は2%程度下がることになるが、アクティブ時のリーク電力を1/13にすることが可能になるという。
Intelによれば、トータルの消費電力では、クロックゲーティングのみの場合に比べて10.3%もの削減が期待できるという。今後クロックゲーティングだけでなく、昨年発表されたボディバイアス、さらに今回発表されたスリープトランジスタを組み合わせることで、さらに低電力なマイクロプロセッサを実現していける可能性がでてきた。
●三洋、720×480ピクセル/30fpsでJPEG2000リアルタイムエンコード可能なイメージプロセッサ
JPEG2000は、JPEGの後継技術として開発された画像圧縮方式で、DWT(Discrete Wavelet Transform)と呼ばれる圧縮方式を採用することで、元のデータに復元可能な可逆圧縮となっており、次世代の標準として大きな注目を集めている(JPEG2000の詳細についてはこちらの記事を参照されたい)。 今回三洋電機が明らかにしたのは、1チップの中に、A/Dコンバータ、JPEG2000エンコーダエンジン、32bitRISCプロセッサ、IDEインターフェイス、コンパクトフラッシュインターフェイスなどを備え、内蔵されているJPEG2000エンコーダエンジンを利用して、キャプチャーした動画を720×480ピクセルにリアルタイムでエンコードする。 DWTによる圧縮を効果的に行なうため、一度中間的なデータに変換し、水平方向、垂直方向のピクセルに分解した後、そのデータをパラレルに処理する。これらの機構を採用することで、わずか24.7MHzというクロックで720×480ピクセルのリアルタイムエンコードが可能になるほか、1,024×512ピクセルの圧縮も可能になるという。試作チップでは、製造プロセスルール0.25μm、トランジスタ数が850万トランジスタ、ダイサイズは10.2x10.4mm、駆動電圧は2.5V、消費電力は2Wであるという。
現時点では研究成果の発表の段階で具体的な製品化などは明らかではないが、三洋電機と言えば、動画デジカメの製造でリードしているベンダだけに、例えばハードディスクを利用したハードディスクカメラや、4GBのマイクロドライブを利用するDVDクオリティの動画デジカメなどへの応用などが考えられそうで、期待したい。
●韓国KAIST、Hynix Semiconductorはモバイル機器向け3Dグラフィックスプロセッサ
内蔵されているARM-9ベースのRISCエンジンは、ジオメトリ演算を担当するほか、MPEG 4デコードやMP3デコードなどの処理を行なうことになる。132MHzで駆動され、1.04Mバーテックス/秒の処理が可能になる。3Dレンダリングエンジンは、2パイプライン構成になっており、各パイプラインに1テクスチャユニットを備える構造になっている。3Dレンダリングの性能は、66Mピクセル/秒ないしは264Mテクセル/秒となっている。ビデオメモリは、内蔵されている組み込みDRAMになり、Zバッファに2Mbit、フレームバッファに3Mbit、テクスチャメモリに24Mbitが割り当てられる。 プロセッサは高速モード時にRISCエンジンが132MHz、3Dレンダリングエンジンが33MHz、通常モード時にRISCエンジンが66MHz、3Dレンダリングエンジンが16.5MHz、低速モード時にはRISCエンジンが33MHz、3Dレンダリングエンジンが8.25MHzで動作する。駆動電圧は、DRAMが2.0V、エンジンが2.5V、I/Oが3.3Vとなり、消費電力はMPEG-4デコード時で85mW、3Dアプリケーションで110mW(いずれも高速モード時)と省電力になっている。Hynixの0.16μmのDRAMプロセスで試作されており、ダイサイズは121mm^2であるという。
現時点では研究発表段階なので、具体的な用途などは明らかではないが、低消費電力などからわかるように、携帯電話などモバイル機器を念頭に置いていることは容易に想像できる。近い将来に、PDAや携帯電話などでも、当たり前のように3Dが使われるようになる可能性が現実のものとなってきたといえるだろう。
□ISSCCのホームページ(英文) (2003年2月12日) [Reported by 笠原一輝@ユービック・コンピューティング]
【PC Watchホームページ】
|
|