Microprocessor Forum 2002レポート
	AMDがOpteronの性能を初めて公開 ～Intelが10億トランジスタのMPUは2007年に実現と予測

会期：10月14日～17日(現地時間)

会場：米サンノゼ Fairmont Hotel

　マイクロプロセッサ関連のイベントとして最も著名なMicroprocessor Forumが、10月14日～17日(現地時間)の4日間にわたり開催されている。イベントとしては2日目となる本日は、カンファレンス(発表会)の初日にあたり、多くのMPUベンダによる最新製品やロードマップなどに関する発表会が行なわれた。

　本レポートでは、午前中に開催された基調講演、PC向けのMPUに関する発表、午後に開催されたサーバー向けプロセッサの中から、注目の発表についてお伝えしていく。

●10億トランジスタを実現するのに必要な要素とは?

Intel エンタープライズプラットフォームグループフェロー ジョン・クロフォード氏

　基調講演に登場したのは、Intelのエンタープライズプラットフォームグループフェローのジョン・クロフォード氏で、「The Billion-Transister Budget(10億トランジスタを実現するのに必要なものは)」と題した講演を行なった。トランジスタとは、MPUを構成する最小単位で、1つのダイに集積できるトランジスタの数が増えれば増えるほど、MPUを高性能にできる。10億トランジスタとは、1つのMPUのダイ上に集積されたトランジスタの数が10億個を超えるということを意味しており、実現されれば、非常にハイパフォーマンスなMPUを実現できる。

　クロフォード氏は「2007年のMPUでは、10億トランジスタ、65nm(0.065μm)のプロセスルール、300mmウェハ、400平方mmのダイサイズ、そして6GHzを超えるクロックを実現することになる」と述べ、ムーアの法則が続いていけば、2007年には10億トランジスタのMPUが市場に登場することになるだろうと予測した。Intelがリリースした最初のマイクロプロセッサは、'71年の「4004」だが、トランジスタ数は2,300トランジスタだった。それが'89年の「486」で500倍の120万トランジスタを超え、そして2007年には800倍の10億トランジスタが実現されることになる。

　ただ、そこへ至るにはいくつかの課題があると、クロフォード氏は続ける。「デザインはより複雑になり、実現方法を改良していく必要がある。また、テストやデバックを非常に速く終わらせ、タイムツーマーケットを実現しなければいけない。そして電力密度や消費電力の問題を解決していく必要がある」と述べ、それらのデザイン的な問題点を1つ1つ解決していく必要があるとした。そしてそれらを解決する方向性として、1つのダイに複数コアを搭載するマルチコアや、大容量のキャッシュメモリなどのデザイントレンドがあると述べた。同じコアを複数搭載することで、複雑さを解消し、さらに大容量のキャッシュを搭載することで、電力密度を下げそれらの問題を解決できるという説明が行なわれた。

2007年には10億トランジスタのMPUが実現可能になる	キャッシュは電力密度も低く、消費電力を抑えるのに最適	Hyper-Threading Technologyにおける改良点。TLBやトレースキャッシュのバッファなどに改良が加えられ、ダイサイズのオーバーヘッドは5%にすぎないという

●サーバー、ワークステーションのみならずPCをターゲットにしたPowerPC 970

　IBMの半導体部門であるIBM Microelectoronicsは、同社のハイエンドサーバー向けMPUである「POWER4」をベースとし、サーバー、ワークステーションそしてデスクトップPCまでをターゲットにした「PowerPC 970」の詳細を公開した。POWER4では、1つのダイに2つのコアというCMP(Chip Multi Processor)が採用されていたが、PowerPC 970ではデスクトップPCにも対応可能とするために、コアは1つにしてSIMD演算が可能な演算機を追加するといった仕様の変更が行なわれている。パイプラインのステージ数も16～25ステージへとMotorolaのG4より細分化されており、1.4GHzから1.8GHzとG4に比べて高クロックが実現される。

　キャッシュ周りはL1の命令キャッシュが64KB、データキャッシュが32KB、L2キャッシュは512KB(8ウェイセットアソシエイティブ)となっており、データのプリフェッチも行なわれる。実行ユニットは非常に充実しており、2つのロード・ストアユニット、2つの整数演算ユニット、2つの浮動小数点演算ユニット、2つのSIMD型演算用のサブユニットという実に豪華な構成だ。システムバスはポイントツーポイントの2つの双方向32bitバスにより接続されており、クロックは最大で900MHz。その時には6.4GB/secという帯域幅が実現されるという。

IBMのPowerPCファミリーのロードマップ	Power4を1コアにして、SIMD型演算機能などPC向けの機能を付け加えたのがPowerPC 970	Power4(右)とPowerPC 970(左)の比較。PowerPC 970はPC用としても利用可能なようにダイサイズが小さくなっているのがわかる

　PowerPC 970では、従来のPowerPCでサポートされていた32bit命令に加えて、新たに64bit命令がサポートされているという。PowerPC 970ではネイティブ64bitモードとネイティブ32bitモードを備え、ネイティブ64bitモードでは64bitのメモリアドレスが可能になり、内蔵の64bitレジスタなどを利用してフル64bit環境での演算が可能になる。64bitコードに対応したアプリケーションを走らせることで、大規模データベースなどで効果があるという。また、ネイティブ32bitモードでは、わずかな改良で既存の32bitのPowerPCアプリケーションコードを走らせることができる。

　IBMの発表によれば、PowerPC 970の1.8GHz時の性能は、SPECint2000で「937」、SPECfp2000で「1,051」、Dhrystone MIPSが「5,220」となっている。Motorolaのホームページで公開されているG4(MPC7455)/1GHzのDhrystone MIPSのスコアが「2,310」であることを考えると、大幅な性能向上が期待できることがわかる。

　なお、PowerPC 970のパッケージは25×25mmのCBGAで、576ピンとなっている。製造プロセスルールは0.13μmプロセスで、SOI技術が利用される他、銅配線で8層となる。サンプルの出荷は2003年の8月頃で、出荷は2003年の後半になるという。現時点では、どのような用途に採用されるかについてIBMは全く言及していないが、今後、このMPUがAppleに採用されるかどうかが注目されている。

PowerPCのダイ写真	PowerPCの性能を説明するスライド。SPECint2000で937を実現	PowerPCのスペック一覧

●AMDのOpteron/2GHzはSPECint2000で1,202をマーク!

　AMDはコードネーム「Hammer」で知られる、「Opteron(オプティオン)」プロセッサに関する発表を行なった。この中で同社の副社長兼コンピュテーションプロダクトグループCTOのフレッド・ウェバー氏は、Opteronの性能を初めて公開した。

　それによれば、Opteronの2GHz、PC2700のデュアルチャネルという構成で、SPECint2000の予想スコアが「1,202」、SPECfp2000のスコアが「1,170」というものだということだ。今回はサーバー向けのOpteronということで、直接は比較的できないが、IntelのWebサイトで公開されているPentium 4のSPECint2000スコアが「1,030」、SPECfp2000が「1,034」なので、このスコアが実際に実現されるのであれば、Opteronがかなり高い性能を持っている可能性が高いと言える。

　このほか、Opteronを搭載した2ウェイサーバーのマザーボードなどが展示会で公開された。

AMDの発表で公開されたOpteronのパフォーマンスデータ	2ウェイのOpteron搭載サーバー。2つのCPUの隣にメモりスロットがあるデザインが特徴的

□Microprocessor Forumのホームページ
http://www.mdronline.com/mpf/
□関連記事
【10月16日】Microprocessor Forum 2002前日レポート
http://pc.watch.impress.co.jp/docs/2002/1016/mpf1.htm

(2002年10月17日)

[Reported by 笠原一輝@ユービック・コンピューティング]