後藤弘茂のWeekly海外ニュース

Hammerの本格サンプルは5月末に提供開始


●Hammerのサンプルスケジュールが明らかに

 AMDは、次世代CPU「ClawHammer(クローハマー)」のファーストサンプルの提供を、非常に限られた範囲だが、すでに行なっている。しかし、現段階のHammerサンプルは、チップセットベンダがHyperTransportインターフェイスのデバッグに使える程度のものでしかないようだ。ある業界関係者は、今のHammerサンプルはまだメモリインターフェイス部分が使えない(殺されている)と語っていた。

 対応チップセットを開発するベンダに本格的なサンプルが提供されるのは、現在の予定では5月末という。この時点で、チップセットベンダ側のエンジニアリングサンプルが上がっていれば、交換でAMD側にも渡される。また、一部のマザーボードベンダにもサンプルが提供される。しかし、マザーボードベンダに広くサンプルが提供されるのは、さらにその先、順調に行って夏前頃となるようだ。

 AMDの次世代CPU「Hammer(ハマー)」ファミリの最大の特徴は、メインメモリDRAMのインターフェイスをCPUに統合したこと。つまり、ノースブリッジチップの機能をCPUに搭載している。このアーキテクチャは、Hammerのハイパフォーマンスの源となっている。例えば、AMDによるとHammerはAthlon XPに対して25%のパフォーマンスアップが期待でき、そのうち20%がDRAMインターフェイスの統合で、メモリアクセス性能が向上するためと説明している。

 メモリで20%の性能アップ。しかし、これはそんなに不思議ではない。というのは、CPUコアが高速になりすぎてしまったために、メモリアクセスが最大の性能のボトルネックになってしまっているからだ。L2キャッシュミスでメインメモリにアクセスに行くと、CPUは数100オペレーションも待たされてしまったりする。逆を言えば、現状は無意味にCPUが空回りしていることがしばしばあるわけだ。

 もっともそうは言っても、全てのソフトが20%性能アップするわけではない。また、その違いを通常のPCユーザーが体感できるかと言ったら、それは疑問だ。だが、性能競争を突き進むPCプロセッサにとって、今後のパフォーマンスアップを図るためにはメモリアクセスの問題は絶対に解決しなければならない。そして、DRAMコントローラの混載は、この問題に対する根本的な解決策というわけだ。

 しかし、同時にこれはHammerの最大のチャレンジとなっている。それは、CPUにメモリコントローラを載せることで、様々な問題が発生するからだ。

●高速メモリ対応のハードルが高いHammer

 Hammerに統合されたDRAMコントローラは、DDR200/266/333(PC1600/2100/2700)対応で、また、PC向けのUnbuffered DIMMとサーバー向けのRegistered DIMMの両方をサポートする。サーバーに必要なChipKill機能もサポート、Registeredの場合には1チャネル4DIMM、2チャネルで8DIMMをサポートする。メモリ帯域は、DDR333時に、1チャネルで最大2.7GB/sec、2チャネルで5.4GB/secとなる。

 ただし、ある業界関係者は、最初に登場する「ClawHammer(クローハマー)」システムはDDR266までのサポートになるという。実際、AMDのCPUアーキテクトであるDirk Meyerグループ副社長(Computation Products Group)も2月に「(Hammerの)DRAMインターフェイスはアップデートしてゆく。DDR333は、金額的に手頃になったところで導入してゆく」と、これを裏付けるような発言をしている。

 しかし、Hammerがデビューする今年年末と言えば、チャネル市場向けのチップセットは、Intelも含めて全社がDDR333をサポートしている時期。なのに、この情報が本当だとすれば、HammerだけはDDR266サポートに止まることになる。

 もっとも、これには技術的な理由があると指摘する声もある。それは、Hammerアーキテクチャの場合、高速メモリのサポートは通常のノースブリッジチップより難しいからだ。なぜかというと、CPUがソケットに装着されるからだ。

 高速インターフェイスの場合は、ソケットやスロットがひとつ介在するだけで、電気信号的な難度はぐっと上がる。例えば、DDRメモリチップなら、基板直付けのポイントツーポイント接続で400MHz以上の高速駆動も可能(レイテンシは増やす)だが、モジュールにすると400MHzが限界になってしまう。この場合は、メモリチャネルの分岐も大きな障壁だが、いずれにせよ、メモリコントローラ(チップセット)側が基板直付けであっても高速DRAMインターフェイスのサポートはハードルが高い。Hammerの場合、そこにCPUソケットまでが加わるために、より難しくなると指摘する関係者は多い。

 また、そもそも、最先端CPUにDRAMインターフェイスを入れ込むこと自体がかなり難しい。CPUインターフェイスの場合は、1対1の対応で、基本的にチップセットベンダがCPUベンダに合わせて設計する。しかし、DRAMインターフェイスは、複数のベンダの多数のDRAMデバイスをサポートしなければならない。互換性の達成はずっと難しい。また、DRAMインターフェイスは、DRAMデバイスとのテストの結果で、さらに小刻みな改良が必要になる。そうした継続的な改良も、AMDに要求される。

 さらに、現在のDRAMインターフェイスは、それ自体、設計がかなり難しい。実際、チップセットでトラブルが起こる原因のひとつはここだ。Hammerの最初のサンプルで、DRAMインターフェイスが動作していないという情報が本当だとすれば、AMDも苦労していることになる。

●次世代メモリ対応もHammerのチャレンジ

 さらに、CPUへのDRAMインターフェイスの混載は、DRAMテクノロジの進歩に追従するという点でもチャレンジとなる。例えば、汎用DRAMは2004年からはDDR II世代へと移行を始めると見られている。そうすると、当然HammerもDDR IIをサポートしなければならない。

 アーキテクチャ的に見ると、DDR IIコントローラは従来のDDRの上位互換で設計することができる。だから、AMDはDDR II/DDR両対応のHammerを設計できるわけで、問題はないように見える。

 しかし、その場合もその第2世代Hammerがピン互換を保てるかどうかとなると話は違ってくる。DDR IIサポートで必要になる新しい信号線を、ClawHammerのリザーブピンで吸収できるかどうか。そして、その場合も上位互換のピン配列で対応できるかどうか。これは、AMDが十分な余裕を持たせたリザーブをしていないと難しい。つまり、DDR II対応Hammerは、最初のHammerとソケット互換性がなくなる可能性がある。もっとも、ClawHammerは754ピンと、予想よりかなりピン数が多いので、AMDがそこまで予期してリザーブを多めに取っている可能性はある。

 ちなみに、こうしたチャレンジがあるため、IntelがJEDECと協力してDDR IIを次世代メモリとして選択したことを「Hammerつぶし」と評する声もある。しかし、これは正しい認識ではない。というのは、その意味では、IntelがDRAMベンダ5社と結成したADT(Advanced DRAM Technology)で策定していた次世代メモリ規格こそ、Hammerつぶしだったからだ。もしあのままADTがIntelプラットフォームの次世代メモリとなり、うまくDRAM業界全体がADTへと向かっていたら、DDRのHammerはもっとやっかいな立場に立たされていたろう。

 しかし、実際にはIntelはADTの採用を取りやめ、妥協案としてDDRと上位互換を取りやすいDDR IIへと転進した。AMDにとってはラッキーな展開となったわけだ。また、昨夏、IntelがADTを使わないと言い出した時には、怒ったDRAMベンダからはADTの技術をAMDに持って行くとまで言う声まで噴き出したといわれる。あるDRAMベンダ関係者は、DRAM業界には、Intelへの不信感こそあれ、Intelと共謀してHammerつぶしをしようというムードは到底ないと言う。

 実際問題、DRAMアーキテクチャはおよそ3~4年サイクルでインターフェイスが変わっている。DDR IIであろうとなかろうと、Hammerはそのライフサイクルのうちに1~2回はメモリインターフェイスを変えなければならなくなる。そして、その度に次世代メモリが何になるのかを正確に予測して、設計しないとならない。これは、Hammerの抱える大きな問題だ。

 しかし、AMDのアーキテクト達は、こうした問題を認識しながらも、DRAMインターフェイス混載を選択した。Meyer氏はその理由を説明する。

 「確かにチャレンジはある。しかし、CPUの最大のパフォーマンスボトルネックはメモリアクセスにある。アドバンテージは明確だ。確かに、DRAMテクノロジがどうなるかを予測は難しい。しかし、フランクに言うと、AMDは現在、標準化作業に対して影響力を持つレベルにある。それはDDRの時に実証した。この先のDRAMテクノロジについてもある程度は予測し、リードタイムをとってサポートできると思う。また、我々は効率的な(シリコンの)設計をできる能力を持っている。だから、リスクはあるが、マネージできると思っている」



バックナンバー

(2002年5月2日)

[Reported by 後藤 弘茂]

【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp
個別にご回答することはいたしかねます。

Copyright (c) 2002 impress corporation All rights reserved.